This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] INA241A-Q1:INA241A-Q1

Guru**** 1715510 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1394567/ina241a-q1-ina241a-q1

器件型号:INA241A-Q1

工具与软件:

大家好!

我使用的是 INA241A3-Q1分流放大器。 我有一些问题。 我们拥有组装所需的板。 在测试过程中、一个 INA241A3-Q1已烧毁:

我想了解这可能是什么原因造成的。

我已经确认外部层(待采用土星印刷电路板)上的最小间隙应约为25mil:

但是、根据数据表、相邻引脚之间的建议间隙为0.2mm (8mil):

该元件能够承受高达120V 的共模电压!

由于引脚1是"+"端子、而引脚2是 GND、因此根据间隙/爬电距离计算、似乎是个问题。

我正试图调查这个问题,并且像如果有人有一个想法。

此致、

Alex

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Alex、

    是、根据相应的 IPC 标准、此封装不满足此要求。   对于隔离标准在应用中至关重要的情况、我们正在开发一种替代封装。  它是一种较大的封装、输入引脚与 GND 和基准引脚之间无连接引脚。  您可以在数据表中看到这一点。  您还可以使用间距较大的其他封装。

    此致、

    Javier

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Javier、您好!

    感谢快速响应。

    看来我对这一故障的担心并非毫无根据。

    根据我的理解、只有 SOIC 封装可以满足电压51V-100V 的间隙要求。

    您对修复现有设计有什么想法吗? 可能有一些涂层?

    Alex。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Alex、

    我不知道这方面有什么。  我认为涂层是一种选择、但我不知道它的限制是什么、因为我还没有这样做。

    此致、

    Javier

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的

    顺便说一下、我了解了即将推出的 VSSOP-10封装。 此封装的相邻焊盘之间的间隙为8mil。 由于中间有 NC 引脚、因此聚合间隙将为16mil、仍低于标准要求(25mil)。 我缺少什么吗?

    谢谢!

    Alex。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Alex、您好!

    I 计算得出的0.2mm+0.3m+0.2mm = 0.7mm = 27.5mil。  如果不够、您还可以在 PCB 中添加一个槽、但具有封装变化的引脚对引脚也可能非常接近这些数字。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Javier、您好!

    我试着自我解释一下...引脚1和引脚3之间的电压差将是电压差的总和、即:

    dV13 = dV12 + dV22 + dV23

    其中:

    dV13 -焊盘1的边沿与焊盘 3的边沿之间的电压差(即 IN-到 GND 的电压)。

    dV12 - 焊盘 1的边沿与焊盘 2的边沿之间的电压差(即 IN-到 NC 的电压)。

    dV23 -焊盘 2的边沿 与焊盘 3的边沿之间的电压差(即 NC 到 GND 的电压)。

    dV22 - 焊盘 2相对边沿之间的电压差(NC 焊盘上的电压)。

    由于焊盘/元件的引脚 是由导电材料制成的、因此可以忽略 dV22 (dV22 = 0)、因为焊盘/引脚内没有形成电场。

    因此:

    dV13 = dV12 + dV23

    由于中间有传导焊盘/引脚、因此其宽度不应等于总宽度。

    因此、120V 的最大电压(根据数据表 AMR)将仅在2个间隙中开发、即0.2mm x 2 = 0.4mm (~15.748mil)。

    我想正确的方法是完全移除 NC 引脚。 例如、TI 将其与 TPS48111-Q1元件搭配使用(不存在引脚16):

    但请检查我。 也许我错过了一些东西...

    此致、

    Alex

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Alex、

    我不知道这一点。  我看到您对消除该距离的焊盘导电路径的看法。  我会跟进。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Javier

    我也不太确定,但它让我有一些道理。

    它就像闪电击中顶部的金属物体,因为距离该点最近的距离是云:)  

    我将为您提供最新信息。

    Alex

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Alex、您好!

    正确、需要使用保形涂层来满足 IPC 标准。  很抱歉没有其他选项。  您可以使用我们通常成本较高的隔离放大器、或者您可以使用我们在电流范围和精度方面也存在一些限制的磁性电流传感器

    此致、

    Javier

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Javier、您好!

    感谢您的更新。

    对于将来的电路板、我将使用 SOIC 封装、该封装在焊盘之间有足够的间隙。

    对于 VSSOP-10封装、请考虑移除 NC 引脚、以便符合 IPC 标准。 否则、如果您需要使用保形涂层覆盖、VSSOP-8封装就没有这种封装的优势。 保形涂层也可以通过 SOT 和 SSOP-8解决这一问题。

    祝你好运!

    Alex