[参考译文] THP210：全差分低通滤波器 CMRR

如果尚不清楚、则  该 LPF 的作用是在 ADC 输入端实现抗混叠、以避免调制频率(和谐波)频带增加额外的噪声...

此外、  我考虑的另一种方法(不是上面的方法)是将该信号发送到具有集成增益电阻器(例如 INA592 -我不介意如果它提供2倍的增益)的内部放大器来创建单端信号、 然后将其发送到有源低通 滤波器(例如使用 OPA392的 Sallen Key、在2khz 具有相同的截止频率)、然后通过 R0/C0滤波器进入 ADC。 (信号的另一端接地或其它某个大于0的电压连接到 INA592基准引脚)。  
这种方法的缺点是  、我认为它会产生比上述差模方法更大的偏移误差/漂移、但它可能会解决其中一些 CMRR 问题。 我的总体印象是、如果使用差分 ADC、那么尽快实现差分信号路径是明智的、因此我会在上面提出一些问题。

如上所述、总体目标是尽可能获得出色的直流/低频漂移/偏移/噪声性能。 这些是我试图在决策中权衡的注意事项。  

高 H S1、

如果输入信号在两个输入引脚上都有方波同相、 对于500us 以及 VIN+=2V 和 VIN-=1.5V、并且 VIN+=2.5V 和 VIN-=2V、那么在本例中、您将注入1kHz、250mVpk 共模方波信号。  如前所述、方波具有更高频率的奇次谐波。

正如上述后置滤波器所述、具有39nF 反馈电容器和 RG=RF=2k 的 THP210电路的截止转角频率约为2kHz。 THP210/滤波器有助于抑制/衰减1kHz 共模信号的高频共模成分。  尽管您使用的是±1% C0G 电容器、但反馈电容器的失配 在低频时会降低抑制性能。 例如、故意将反馈电容器错配±0.5%、并注入上述共模信号、会产生1.2mVpeak 的差分残余噪声、基波约为1kHz。

-如果您只对直流测量感兴趣,是否可以应用转角频率为几十赫兹的低频输入共模滤波器?  这将有助于在1kHz 基本共模信号到达电路之前将其衰减。  例如、如果使用转角频率较低约为~40Hz 的无源 RC 低通滤波器和 OPA2392缓冲放大器级、然后 THP210、则会在约240uV 峰值的情况下达到 ADC 之前显著衰减噪声。 我假设在输入端使用精密电阻器和1% 100nF C0G 电容器。  在输入滤波器上使用下角有助于将1kHz±250mVp 共模信号降低到±40uV。  ~20Hz 的 ADC SINC 滤波器应该有助于提供这个1kHz 差分噪声信号的额外衰减。  假设使用了精密电阻器、该电路可提供低失调电压和低漂移误差。

还有其他替代方案、例如在 OPA2392级上实施 Sallen-Key 滤波器、这会提供进一步的衰减、但需要更多的无源器件。  低通滤波器的转角频率需要设置为远低于1kHz 共模信号的频率、以帮助消除基波。

谢谢。此致、

Luis

感谢 Luis、真的很有帮助。
我还不清楚以下三件事：

1.如果在1kHz 频率下 ADC 中的 SINC 滤波器的抑制大于100db、那为什么要麻烦额外的 LPF 呢？ 我是否应该不相信 ADC 会 在实践中按预期工作？ 我曾假设(例如) 1.2mVpp 1kHz 残余噪声(如您所建议)进入 ADC、但由于 sinc 滤波器在该频率下抑制了100db、因此1kHz 信号将小于1uVpp、因此低于 ADC 噪声/1LSB。

2.也许与直觉不符、但通过 增加  THP210低通滤波器截止频率、我们能够改善这种依赖于元件的失配情况吗？ 我可能可以将这个设置为高达10k 的截止频率(我需要在60kHz 时至少衰减10dB 以避免任何明显混叠、因此在此处具有灵活性)、这将减少它在1kHz 下和接下来的几个谐波的影响、从而(在某种程度上)限制滤波器不匹配的影响。 然后、我也认为 与 此相反的情况可能是可行的-例如、在设计中增加 Cf (例如、达到0.1uF 或0.22uF、我可以采用1206 NP0封装)、以进一步将截止频率降低到1kHz 以下。 这会显著减慢输出、但由于我的输入信号变化不快、我 认为 这不会导致 ADC 驱动出现问题(因为反冲滤波器只需要稳定反 冲、而不需要随每次采样发生一些主要的信号变化)。  

3.我建议的第二个解决方案(在我对自己的帖子的初始回复中)可以像您建议的那样(添加一个额外的 LPF)使用更少的组件(即只有2个运算放大器和更少的分立组件)。 但是、单端解决方案是否会直接导致其他问题？  

高 H S1、

由于上面的文章中没有 ADC 信息、因此很难详细评论您的 ADC 驱动要求、数字滤波器抑制和抗混叠问题。

模拟滤波器设计在很大程度上取决于 ADC 规格和调制器频率(假设这是 Δ-Σ ADC)。 对于一些用于直流测量的 ADC、调制器频率可低至几十到几百 kHz。 如果您将模拟角滤波器放宽到60kHz、使用低调制器频率的 ADC 的混叠可能开始成为一个问题。 然而、在其他更高带宽 ADC 上、调制器频率可以设置为更高的频率(在大约~10s 的 MHz 范围内)、这将使您显著降低模拟滤波器转角频率要求。   

在某些情况下、SINC1滤波器应足以让您降低噪声、假设调制器频率设置为比模拟滤波器截止频率高几十倍。 假设调制器频率设置为比模拟滤波器高几十倍、sinc 滤波器应以采样频率的倍数提供高抑制。 正如您在1kHz 时提到的、这种"理想"能够抑制大量噪声。  

当噪声信号频率接近调制器频率或接近调制器频率的倍数时、Δ-Σ ADC 的 sinc 滤波器上的混叠可能会出现问题。  例如、在下面的归一化图中、在高于0.5调制器频率的频率下、sinc 滤波器抑制表明、sinc 滤波器抑制会降低、这意味着 sinc 滤波器在调制器频率的倍数处不提供衰减。 请参阅下面的归一化 fin/ fmod 图、了解数字 sinc 滤波器的示例。  

然而、在模拟域中使用无源低通滤波器可降低250mV 峰值信号、有助于降低将高频谐波交流信号耦合到敏感模拟输入中的风险。 需要设置模拟滤波器的转角频率、以便在 ADC 数字滤波器抑制性能下降的接近调制器频率处提供足够的衰减。

许多现代全差分 ADC 可在单端方式下使用、并且仍提供非常好的性能。

ADC 采样结构、预充电缓冲器的可用性或该 ADC 是否包含放大器前端都有助于提供详细的答案。 如果您希望我们提供建议、请提供 ADC 详细信息、例如 您希望运行的调制器频率、这是简单的一阶正弦滤波器还是更高阶滤波器等  如果器件型号或数据表可用、请提供。  

谢谢。此致、

Luis    

谢谢你。 我已经了解了这一点；我们使用的是 AD7768、因为我们需要有8个完全独立的通道(即无多路复用器)来同时从许多此类输入中读取数据。 我们已浏览了数据表、看来我们确实可以将 fmod 降至约~70khz、因此添加额外的滤波是明智的做法。

然后、我还在 TINA 中使用与上面建议的原理图类似的原理图进行了一系列仿真(即、添加了 THP210和有源滤波器)。 我去 OPA388是为了实现比 OPA392更低的漂移。

这留下了最后一个(希望)问题。 在上面的仿真中、您放置了 THP210的低通滤波器 upstream。 然而、在对这一点进行仿真时、很明显   RC 滤波器或 THP210上的元件值失配会在1kHz 范围内耦合到差分模式(正如您之前讨论过的)。 但是、如果将低通滤波器/缓冲器放置在  THP210的下游、那么 RC 滤波器上的元件误差对1kHz 的抑制没有影响。  
因此、我想知道为什么您的原理图(实际上是 ADC 驱动器数据表中的绝大多数)会对 RC 滤波器进行上游滤波？ 我直觉是、在大多数情况下、人们对相当快的信号感兴趣、因此需要一个用于 ADC 输入反冲滤波器的强大缓冲器、而我们的低 fmod = 60kHz (以及 ADC 的输入缓冲器+ SINC4滤波器、在20Hz 左右具有-3dB 的截止频率)显著降低了这一要求。