[参考译文] LMH7322：实施故障

admin

Guru**** 1815690 points

Other Parts Discussed in Thread: LMH7322

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1409702/lmh7322-implementation-fault

器件型号：LMH7322

工具与软件：

您好、感谢您阅读这篇文章！

我有一个 PCB、其中一个定制芯片产生四个 LVCMOS 1.2V 输出-名为 OUT_0、OUT_1、OUT_2、OUT_3 -我必须将其转换为 LVDS。我考虑采用两个具有0.6V 基准电压的 LMH7322SQ/NOPB 比较器来实现此目的。但是、输出卡在1V 以上。我的实现方式如下(两个比较器相同)：

所有电压均设置正确。

我知道引脚 6和13缺失。这就是我的想法、因为我不希望有任何迟滞、所以我让它们保持未连接状态(并试图让信号进入芯片下方、但最后没有执行)。我想问题不是将任何电阻连接到引脚2和3 (我不需要任何锁存功能)、但我不确定。

感谢您的观看！

先生

5 个月前

0 admin 5 个月前

TI__Guru**** 1815690 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Marco：

您要为 Q 和 Qbar 输出使用哪些端接电阻值？此外、如何连接这些端接电阻器以及如何测量输出(示波器还是 DMM？)

0 admin 5 个月前

TI__Guru**** 1815690 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好！感谢您的帮助！

为了说明这一点、该系统由三个堆叠板组成：载板、电源板和 FPGA 板(从上到下)。比较器焊接在载波顶部、其输出到达 FPGA。 Q 和 Qbar 通过差分控制阻抗 (100 Ω )引线连接到载波的板连接器(L-DV-L-TR 载波底层上的 ERM8-030-05.0-Qbar)。它连接到电源板上的母头(ERF8-030-05.0-EVM L-DV-L-TR、位于电源顶层)、后者通过差分布线再次将信号传输到第三个连接器(F-D-A、位于电源底层)、并具有阻抗控制功能。第三个连接器将信号传输到 Opal Kelly XEM7310-A75、它可以差分端接、但尚未进行测试。

FPGA 中使用的引脚包括：

MC2-37和 MC2-39
MC2-23和 MC2-25
MC2-46和 MC2-48
MC2-38和 MC2-40

有关更多信息、请参阅(pins.opalkelly.com/.../XEM7310)。

为了探测输出、我们将使用示波器、插入一个接地探针、并将第二个探针放置在载波器的过孔中(使 Q 和 Qbar 从顶部连接到底部连接器所需)。

请随时提出任何其他问题！

谢谢！

Marco

0 admin 4 个月前

TI__Guru**** 1815690 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Marco：

感谢您的详细解释。据我所知、输出 Q 和 Qbar 通过迹线和板对板连接器连接到 FPGA 的引脚。仅从原理图来看、锁存逻辑应该没有问题、并且比较器应配置为连续工作。将电阻连接到 LATCH 引脚旨在保护引脚免受过流影响。

LMH7322输出为开路发射极：

LMH7322没有真正的 LVDS 输出。它采用 RSPECL 输出端上的 VCCO = 2.5V 来模拟 LVDS 逻辑电平：(VOH = 1.4V、VOL = 1V、来自 VCCO–1.1V 和 VCCO–1.5V)。两个输出都需要连接到 VEE 的终端电阻器、才能使输出摆动。

放大器（参考译文帖）

放大器（参考译文帖）(Read Only)

[参考译文] LMH7322：实施故障