[参考译文] JFE2140：OPA892

尊敬的 Sumeet：  

我的建议是先显著降低用于调试的电路的复杂性。 在执行噪声或交流分析之前、应分析电路内的所有直流电压并使其有效。 此电路存在一些问题。 两个 JFET 均不在线性工作范围内运行。 您可以看到、直流漏源电压显示 JFET 在三极管区域运行。 此外、右侧的 JFET 在栅极节点处没有直流偏置。 电容器 C2以直流方式阻断栅极的偏置电压。  

我在 JFE2140上编写了应用手册、其中包含栅极的反馈。 在您的电路中、您将其放在了源端、我认为这不会起作用。 我的应用手册介绍了我还构建和测试的 JFE2140EVM。 您是否需要差分输入？ 我 认为无法同时使用两个 JFET 实现差动输入和闭环增益。 我还有另一个电路可以在闭环电路中实现差分输入、但它需要4个 JFET。  

以下是我的应用手册、其中涵盖了我为 JFE2140EVM 构建和测试的电路：

https://www.ti.com/lit/an/sboa563/sboa563.pdf?ts = 1729536126235&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FJFE2140

此致、  

Chris Featherstone

Chris、不想劫持 OP 的线程、但如果可行、我想查看具有闭环增益的4个 JFET 差动放大器。  谢谢！

尊敬的 Sumeet：  

Chris 离开办公室一周。 他应该在11月4日回来。 如果情况紧急、请告知我们。  

此致！

Raymond

我正在研究、我们会回来告诉您、是否有在差分放大器配置中包含4对 JFET 的参考设计。

您好！  

这是具有闭环增益的全差分解决方案  

TINA 仿真：

e2e.ti.com/.../JFE2140-and-OPA1637-FDA.TSC

此致、  

Chris Featherstone

谢谢克里斯！

嘿 Scott、  

没问题！ 我的应用手册介绍了一半的电路(1个差分对和复合放大器)。 该理论在这里也适用于了解全差分电路。 我只需跟进 OPA1637。 这是应用手册。  

https://www.ti.com/lit/an/sboa563/sboa563.pdf?ts = 1730925723713&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FJFE2140

此致、  

Chris Featherstone

Chris、您好！

您是否有任何可以在1Hz 时实现1nV/sqrtHz 噪声的仿真设计？

Chris、您好！

您是否有任何设计可以在1Hz 下实现1nV/sqrtHz？

Chris、您好！

1.为什么要从"JFE2140超低噪声前置放大器"应用手册中显示的 OPAx202切换到上述4-JFET 闭环 DIFF 的 OPA197？  应用手册似乎建议使用双极运算放大器。  也许只是为了适应电流感应电阻器上较小的压降、两者使用相同的运算放大器？ 此外、对于应用手册中所示的 OPAx202、OPA1692是否是一个更好/更好的选择？

2.在上述4-JFET 闭环差动增益为1000x 的情况下、如果在 T1/T2 JFE2140 JFET 上存在4mV Vgs 偏移不匹配、这不会导致 Vout 上出现相当大的直流偏置偏移...可能导致大信号摆幅和/或 OPA1637差动输出中较大直流分量在+/- 5V 电源轨削波？   也许 OPA197反馈校正了 Vgs 偏移、但我目前看不到它。

谢谢 Scott。

Scott、您好！  

Unknown 说：

1. 为什么您从"JFE2140超低噪声前置放大器"应用手册中显示的 OPAx202切换到了上述4-JFET 闭环 DIFF 的 OPA197？  应用手册似乎建议使用双极运算放大器。  也许只是为了适应电流感应电阻器上较小的压降、两者使用相同的运算放大器？ 此外、对于应用手册中所示的 OPAx202、OPA1692是否是一个更好/更好的选择？[/QUOT]

没有什么特别的原因。 也可以使用 OPA202。  

Unknown 说：

2. 在上述4-JFET 闭环差动增益为1000x 的情况下、如果 T1/T2 JFE2140 JFET 上存在4mV Vgs 失调电压不匹配、这不会导致 Vout 上出现相当大的直流偏置失调电压……可能导致在+/- 5V 电源轨削波以导致大信号摆幅和/或 OPA1637差动输出中存在较大的直流分量？   也许 OPA197反馈会针对 Vgs 偏移进行校正、但我目前看不到它。

是的、Vgs 失配会放大、如果失配较大、则可能较大。  

如下所示、失配平均将小于1mV。  

如果失配过大、可以使用我在 EVM 上放置的偏移校正电路。 我在下面附上了 Vgs 失配电路的 Tina 仿真。 我还测试了 VGS 失配电路。 您会将放大器(OPA145)的噪声注入到信号路径中、但可能会激发他人的灵感、从而找出更好的方法。 或者它可能只是一个精心设计的 Rube Goldberg 解决方案。 最初、这个电路被写入到了我的应用手册中、我放弃了该电路、因为具体由于噪声注入、它似乎毫无意义。 所有的作品实际上都被写入到应用手册中、并且当前处于隐藏状态。 如果发现有用、我可能会修改应用手册并发布作品。 该电路位于已发布的评估模块上。  

模型中的 VTO 参数让 JFET 上的电压提高了2mV、以调整失配。

e2e.ti.com/.../JFE2140-Vos -校正-电路-清理-升级.tsc

平台测量值

此致、

Chris Featherstone

[/quote]

如果认为 LTspice 仿真、则差动放大器的 v (inoise)似乎可以降低约1/3、但用 BJT 替代 MOSFET 恒定电流源。  将具有单独强制/检测引脚(例如 REF3425)的电压基准耦合到 BJT 似乎简单/巧妙(？) 方法。  由于没有适用于 REF3425的 PSpice 模型：(、我曾使用 REF3212进行过尝试。  然而、该模型似乎存在一个主要问题、即它仅在接地引脚实际接地(即0伏)时才有效。  对于差动放大器中的恒流源、该拓扑/部分是否是合理的选择？

谢谢！

您好！

Chris、具有4个并联 JFE2140很好、因为它将降低噪声。 Chris、您能帮助您做到这一点吗？

有必要看看4线对 JFE 如何在降低噪声方面发挥作用。

你知道他什么时候会来,我有一些想法,想尽快与他讨论。

Chris、您好！

我查看了数据表、结果显示只有一个 JFET。 我想使用四个匹配的 JFE2140对来制作一个超低噪声差动放大器。 我还想构建它并对其进行测试、但在此之前、我想对其进行仿真并与其他一些器件进行比较。 我只是想在您分享的设计中加入共源共栅连接来减少输入电容。 我们是否能够同步这一点以使该设计正常工作？ 正如我说过的、如果该设计破裂、体积会非常大。

您好、Chris、我给您发送了仿真文件、您能看一下吗？

尊敬的 Sumeet：  

我已经看了仿真文件,它是巨大的,将需要时间通过. 它还使用了错误的型号、而不是 JFE2140产品页面上提供的已发布型号。 请将所有 JFET 替换为已发布的模型。  

此致。  

Chris Featherstone

Chris、您好！

我也会这么做、同时您能看一下我的设计吗？ 您的建议会很有帮助。

尊敬的 Sumeet：  

使用 OPA145的失调电压校正电路会将 OPA145的噪声引入到信号路径中、总体噪声将限制在 OPA145。 因此、我从未发布过偏移校正电路。  

请更换所有 JFET 并向我提供新的仿真以供审核。 今天将是我们在办公室的最后一天、我们将外出两周。  

假日快乐！  

此致、  
Chris Featherstone

Chris、祝您和各位 TI 同事拥有一个美好的假期！  也许当您返回时、您可以评论把 REF3425用作恒流源(如上)。  祝你一切顺利、Scott。

Chris、您好！

在上面的帖子中、您说道："我不 相信您将无法使用两个 JFET 实现差动输入、也无法同时实现闭环增益。"

我偶然发现了下面的电路、中进行了全面的介绍：

https://www.techrxiv.org/users/683672/articles/1008833-an-ultra-low-noise-fully-differential-amplifier?commit=245b27db9d01ba94ed9505da975636bb68f7ee4b

恕我直言、这是一种非常巧妙的具有闭环增益的差分输入实现方式。  该设计使用四个 JFET、但仅用作实现超低噪声(0.9nV/SrqtHz)的方法。  这可以轻松地转换为差分输入、两个具有闭环增益和稍高噪声的 JFET 设计。

此致、Scott。

嘿 Scott、  

很棒的发现！ 我想知道这一解决方案是否需要进行权衡。 看起来像一个有前途的设计！

此致、  

Chris Featherstone

我无法确定任何缺点/利弊权衡。  我发现特别吸引人的一个方面是、即使在放大(因此 VDS 变化也非常小)的情况下、它也始终通过 JFET 保持恒定的电流。

按照设计(用于最大程度地降低噪声)、它会消耗很大的电流(7ma/JFET 乘以4)、但可以根据需要调整该设计以降低此电流。

如果差分输入中存在固有的(直流)偏移(例如 TDK ICS-40730 MEMS 麦克风)、这也会被放大(在1000x 时)。  因此、我想找到一个不会增加太多噪声的直流伺服电路...如果没有、可能需要一些耦合电容器。

总之、对于需要固定闭环增益的差分输入和输出、我认为这种拓扑很难击败。

大家好、Chris、我模拟了相同的设计、看看我是否能得到相同的噪音级别、显然我做了一些我无法弄清楚的错误、您能看一下吗？ 我想使用4个 JFE2140s 尝试这里、但让我把第一个设置正确。 您是否可以建议我使用正温度系数、尾电流源？ 我想将 JFE2140的负系数 gm 与该恒定电流尾源失配、以便找到合适的工作点、而不管它们的不匹配和漏极电流如何、温度都有变化。 我订购了 JFE2140、因此、当仿真电路正常后、我将据此构建一个。 期待您的支持、希望能够尽快投入生产。

e2e.ti.com/.../7824.Noname.TSC

尊敬的 Sumeet：  

我花了大量的时间来整合电路、以便安装在监视器上。 我已附加更新的仿真。 我今天没时间对电路进行全面分析。 您能否查看更新后的仿真以验证您建立的连接？ 目前 JFET 上没有足够的漏源电压来使它们在线性工作范围内运行。 VDS 为373.54mV。  

对于电流源、您可以考虑此器件：

https://www.ti.com/lit/ds/symlink/lm134.pdf

我的团队不支持 LM134、因此需要为该器件打开一个单独的线程。  

这是新的 Tina 仿真。 如果您发现连接错误或看上去正常、请告诉我。  

e2e.ti.com/.../JFE2140-FDA.TSC

不存在栅极偏置、这可能是一个问题。 我按如下所示添加了栅极偏置、以使 VDS 处于线性工作范围内。  

此致、  

Chris Featherstone

Chris、Fewiw、我根据原始文章验证了原理图、看起来很好。  此外、VF1/2电平与其在测试中看到的 CM 偏置相匹配。  我能够在 LTspice 仿真中重现报告的0.9 nV/SqrtHz 噪声水平、尽管我不包括输入耦合电容器、也不包括第二级"共模恢复电路"。  很遗憾、我无法在我的 Linux 工作站上运行 Tina-TI、因此我会有兴趣听取您的调查结果。 谢谢！

Sumeet、我的 LTspice 仿真的结果在下面公布了,如果 他们对您有帮助.  这不包含输入耦合电容器和第二级"共模恢复阶段"、因此应该不会对 v (inoise)结果产生实质性影响。

+2/-2mV 正弦波输入、+2/-2V 正弦波输出、THD 0.0005%

每侧有两个 JFET (原始电路)：1kHz 0.874,100Hz 0.895、10Hz 1.078、1Hz 2.185、均以 nV/SqrtHz 为单位

每侧有四个 JFET (见下文)：1kHz 0.622,100Hz 0.637、10Hz 0.775、1Hz 1.593、均以 nV/SqrtHz 为单位

当每侧有四个 JFET 时、电路中的所有五个电阻器均削减一半、两个电容器加倍。

此外、当每侧有四个 JFET 时、运算放大器(和电阻器)会产生很大的电流。  我尚未调查运算放大器是否确实能够按仿真的方式运行。

此致、Scott。

Scott、您好！

感谢 Scott 分享您的仿真结果、这些结果看起来非常好、您是否拥有 JFET2140的 LTspice 模型、如果您可以与我分享该模型？ 那将会很有帮助。 您是如何连接每侧所有四个的尾端的？

Sumeet、 我只使用(未修改的)从 TI 网站的 JFE2140产品页面下载的 JFEx140 PSpice 模型(以及自动生成的符号)。  我很乐意分享它们,但还没有弄清楚如何上传非图像文件到论坛(也许我需要更多的 Prodigy 积分?)。  至于尾连接、我将所有四个 JFET 在每一侧"完全"并联、所有四个源直接连接在一起。  如前所述、将电阻器(500欧姆、1欧姆)减半以保持流经每个 JFET 的电流为7ma、并将电容器加倍以补偿较低的电阻。

Sumeet,也...在电路克里斯显示上面(我假设你提供了)它看起来像共模恢复电路从原来的文章。

我不知道您的目标/要求、但您可能需要考虑将该电路替换为下面所示的"双平衡"电路。  减少使用一个运算放大器、提供额外的增益并可能具有更好的 CMRR。  此致、Scott。

你好,斯科特,谢谢你的答复,我将尝试你的建议,并将你保持张贴。

Chris、您好！

以下是您需要回答的问题：

1) 1)数据表中给出的 IG 输入栅极电流规格实际上是栅源漏电流(IGSS)？ 最大值是10pA。

2) 2) GM 和 VGS 的传播方式是什么、例如1000件？ DS 仅提到了5个块的分布。 对于我的应用来说、了解此参数的可能范围非常重要？

您好 Scott、您是否可以向我发送 JFE2140的 LTspice 模型？

论坛似乎很挑剔可以附加哪些类型的文件。  我将我的 JFEx140.asy 重命名为 JFEx140.asy.txt 以允许附件。  我使用 ASY 文件作为符号、然后使用 LTspice 语句".include jfex140.lib"将 jfex140.lib 作为模型。

e2e.ti.com/.../JFEx140.asy.txt

e2e.ti.com/.../jfex140.lib