[参考译文] BUF802：##39；Deep##39；在2GHz 频率下建议使用直流阻断电容器？

尊敬的 Fabio：

感谢您提供的所有详细信息。 似乎没有任何明显的原因会导致直流阻断电容器导致该问题。 一个潜在的原因可能是 电路中的电容器出现某种谐振和寄生电感、但这种调试方法具有一定的挑战性、因为这可能源于电路板本身的布局等诸多因素。 尝试不同的电容值时、该陷波的位置是否发生了轻微变化？ 调节该直流阻断电容器将改变电容器的电感/ESR、这是一个很好的测试方法、以查看它是否会导致陷波。 至于我们设计中使用的电容器、它是采用1206封装的 GRM31A5C2J331JW01D。

此致、

Ignacio

您好、Ignacio、我们尝试了更换电容器、但没有实现更好的响应。

深部滤波器的频率仍然与180/220/1nF 电容器相同、也可以采用0402封装和薄膜电容器。

好的、我们解决了这个问题、将电阻器 R308 (422k)移至330pF 去耦电容器和阻尼电阻器之后。

此外、我们还得到了不组装 R322的相同结果。 如果我们将422k 移动到输入位置、真正需要这个10M 吗？

因为现在422k 会处理 JFET 的直流偏置。

尊敬的 Fabio：

感谢您的更新、我联系了我的团队成员来为您获取这些信息。 10MEG 电阻器确实创建了一个高通滤波器、此滤波器用于平滑分频区域、但是添加的422k 电阻器仍会创建这个高通滤波器、因此结果看起来仍可接受。 请允许我们为您查看此文档、并尽快与您联系。

此致、

Ignacio

尊敬的 Fabio：

很抱歉延迟了响应。 我能够与团队中的一位设计人员交谈、他不建议移除10M 电阻器。 尽管这是为了偏置主路径的输入、但它与器件的内部偏置结构结合使用、以设置 JFET 栅极。 移除该电阻器可能会导致 JFET 的不同偏置点、并导致带宽降低或其他不可预见的问题。 为了退一步排除任何潜在的布局问题、一种选择是将电路设置为与我们在 EVM 和数据表中突出显示的默认配置相同的配置。 在增益为1V/V 时看到相同的响应有助于排除可能导致原始问题的任何布局问题。

此致、

Ignacio

您能问他、在输入和 GND 之间添加422k Ω 会不会导致问题吗？

保持按建议的10M。

尊敬的 Fabio：

尽管移除10M 电阻似乎是任何不可预见问题的最坏情况、但422k 电阻器也可能会导致偏置变化、因为从技术上讲、10M 和422k 会成为分压器偏置该内部栅极。 因此、最理想的情况是只有10M 电阻来偏置 FET 的输入。 但是、一种可能的建议是将422k Ω 的电阻器放回原来的位置、并可能会在此电阻器上添加一个并联电容器。 想法是、陷波可能是由422k Ω 电阻器以及 C309和 C312在较高频率下的寄生电容导致的、会导致某种衰减。 如果我们添加与该422k 电阻器并联的~2.5pF、您会看到频率响应中的此陷波有何变化。

此致、

Ignacio

尊敬的 Ignacio：

在输入引脚上添加422k 会使我们面临另一个问题、我们刚刚在使用 bode100测量时才意识到。

在 LF 上、LF 停止完全工作似乎是 FET 栅极上的这种极化阻碍了直流路径的工作。

我尝试添加一个与422k 并行的1p5、您可以看到下图。

我们还认识到、只有当您放置10M 偏置电阻时、2GHz 上的深度才会发生。 如果您移除该电阻器、则不会发生深度、但响应会根据输入上的寄生而变化、例如、如果您用手指触摸、则会得到不同的响应、而不是稳定的响应。

似乎这种偏置会导致 FET 在该频率下谐振。 我们还尝试增加10M、增加电阻器和引脚3之间的布线长度、看看是否有任何影响、但结果完全相同。

是否可以安排与此设备团队中的某个人通话、以展示结果并查看我们是否找到解决该问题的建议？

原始：

添加了1.5pF：

修改为0.5pF

尊敬的 Fabio：

感谢您尝试执行此步骤。 我能够与团队交谈、我们最后希望排除的一个问题是任何潜在的布局问题。 您能否尝试使用数据表和 EVM 中突出显示的原始设计来设置该电路。 您尝试实现的电路存在设计和性能差异、我们重点介绍了这一差异、但最好能够确定它是否属于布局问题。  

此致、

Ignacio

您好 Ignacio、昨天我们得出结论、在使用复合环路时、2GHz 可能是异常行为。

此外、论坛上还有其他博文告诉客户 CL 只能在高达2GHz 的频率下使用。

您能确认吗？ 这是此器件的已知问题？

如果是、我们将不会花时间进行布局和更改、我们可以尝试使用缓冲模式。

此致、

Fabio Posser

尊敬的 Fabio：

此电路能够支持的带宽在很大程度上取决于电路的 S11性能、因为这是一个重大限制。 我们能够仿真该电路、并且在2GHz 区域没有捕捉到任何陷波。 虽然仿真中做出了一些假设、可能无法捕捉物理电路和外部寄生效应、但我们不认为该2GHz 陷波来自任何晶体管级问题。 我们遇到的一个问题是电路开启时的直流电压。 您是否在 BUF802的输出端以及复合环路部分看到了直流电压有任何问题？

此致、

Ignacio

你好 Fabio ,没有限制使用 CL 环路高达2GHz。 该限值纯粹来自 S11限制。 如果您没有 S11限制、则可以根据 BUF802 S21一直达到更高的 BW。  

您能不能帮助我们了解这里的用例和所需的规格？ 您是否需要复合环路的精度,如果不是这样一个独立的 BUF802可能就足够好了。

尊敬的 Fabio：

你是否能够捕获你的电路的 S11性能、以查看我们是否看到任何有关所发生情况的有用线索。 我还想知道调整去耦电容器是否会使您看到的陷波有所不同。 我们的客户在较高频率下具有类似的陷波、这受到去耦电容值以及电源引脚距离的影响。  

此致、

Ignacio

大家好、 Shreenidhi Patil、我们在 pas 几周内进行了一些测试、发现问题与芯片内部复合环路的制作方式有关。 如果您使用它、借助10Meg R_bias 的直流反馈、您可以在2GHz 上实现压降、但测量会在之后继续进行、如您所说的、这不是限制、但存在这种压降。 我们还可以在论坛的此处阅读其他 TI 人员提到的、使用复合环路时不要超过2GHz。

因此、我们决定不使用 CL、在缓冲模式下使用、并进行 DC/LF 补偿。

这样、我们可以再增加3GHz、从而不再有骤降。