This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] THS3491:申请审核:电容负载的求和放大器+有源缓冲器设计

Guru**** 2382480 points
Other Parts Discussed in Thread: OPA814, OPA810, OPA387, OPA891, THS3491
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1470963/ths3491-request-for-review-summing-amplifier-active-buffer-design-for-capacitative-load

器件型号:THS3491
主题中讨论的其他器件:OPA387OPA891、OPA814、OPA810

工具与软件:

简介

您好、TI 工程师和社区、

我是化学生物学实验室的一名实验室技术员、我擅长使用嵌入式系统进行硬件控制。 在我熟悉基本电路设计的同时、我主要使用数字电路、而且不熟悉模拟电路。 因此、我希望获得专家指导、以确保我的设计合理。 我非常感谢那些帮助我进行故障排除和改进此电路的人所付出的时间和精力。

项目概述

我们的实验室正在开发一种专用生物晶体管,它依赖于在两个电极之间精确桥接单壁碳纳米管(SWCNT)。 这是通过使用具有8 MHz、8Vpp 交流电场的电泳(DEP)来实现的、它会在电极上对齐纳微管。 为了防止多个纳米管桥接、我正在实现锁定放大、以检测纳米管何时成功完成电路。

检测方法(本出版物的 PDF 位于链接的 Google Drive 文件夹中)遵循已发布的方法、其中1kHz、100mVpp 的小交流基准信号叠加在8 MHz 信号上。 组合信号也具有较小的直流偏置。 但是、该研究论文没有披露电路拓扑、因此我设计了自己的模拟前端来生成所需的信号。

电路概述

我设计了一个模拟信号路径、这实现了以下目标:

  • 电源:

    • GoldPoint Level Controls 的 VG2电源提供分离轨虚拟接地系统(原理图标签:EXTERNAL_PWR_VGND)。
    • ADP7182 LDO 提供相对于VGND的-2.5V 电压。
    • ADP7102 LDO 提供相对于VGND的+2.5V 电压。 2.5V 用于 OPA387偏置电压缓冲器。
  • 偏置电压生成:

    • 可调分压器和 OPA387电压跟随器可产生-2V 至 VGND 的偏置电压。
    • 该偏置电压在加法放大器中反相、使其在最终输出中成为正偏置。
  • 反相加法放大器(OPA891):

    • OPA891电压反馈放大器对三个输入信号求和:
      • 偏置电压(Vbias来自 OPA387)
      • 8 MHz、来自的8Vpp 信号 AWG_1
      • 来自的1kHz、100mVpp 信号 AWG_2
    • 由于采用了49.9Ω 端接电阻、所有输入信号均除以一半。
    • 请求: 请验证 OPA891是否正确配置为对每个输入的增益为-1的所有输入求和。
      • 示例计算:ifVbias = -1VVAWG_1 = -2V、和VAWG_2 = -1V、预期输出应为4V。
  • 有源缓冲器级(THS3491):

    • THS3491高速运算放大器充当驱动高容性负载(~400 pF)的有源缓冲器。
    • 负载电阻范围可能为数百 kΩ 至~1 MΩ。
    • OPA891和 THS3491共享6.8 µF 的去耦电容、以提高空间效率。
    • 请求:请验证 THS3491是否正确配置为增益为2的同相缓冲器。
      • 此外、我希望获取有关我所选增益、反馈和隔离电阻器值的反馈(或是否存在更好的替代方案)。
  • LDO 功率验证(ADP7102和 ADP7182):

    • 请求: 虽然我认为我的 ADP7102 (+2.5V)和 ADP7182 (-2.5V) LDO 配置正确、但我希望确认它们将在实施后提供稳定的输出电压。
    • 如果 TI 工程师建议查看 Analog Devices、我很乐意这样做。

附件和设计注意事项(全部在链接的 Google Drive 文件夹中。)

  • 原理图: 从 Fusion 360作为高分辨率 PNG 导出提供。
  • 数据表: 随附相关元件数据表。
  • 元件尺寸:
    • 除钽电容器外、所有电阻器和电容器均为0805。
    • 除非这会因寄生电感而严重影响运算放大器性能、否则我更倾向于保留该尺寸、以便于焊接。
    • 如果考虑高频、则可以接受微小的谐波失真。 毕竟、我的目标频率低于10 MHz。

最后的想法

我非常感谢 TI 工程师和社区成员花时间审查我的设计并提供专业知识。 此项目是我的第一个复杂模拟电路、我希望确保我走在正确的轨道上。

请告诉我、我是否可以提供任何其他详细信息。 提前感谢您的见解! 如果没有犯过重大错误、我将开始规划 board.e2e.ti.com/.../E2E_5F00_Support_5F00_Docs_5F00_THS3491.zip 的布局

此致、

-Arjun

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    注意:我注意到我在 THS3491上使 REF 引脚保持断开状态、并将其连接到 VGND。 我还把 PD 连接到+2.5V 而不是我不存在的+2V 网络。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Arjun:

    感谢您分享的所有详细信息。 不幸的是,我们无法访问我们的网络上的谷歌驱动器。 您能否分享一个 zip 文件以及您想要分享的所有相关信息和文件。 我读过您对您打算运行的项目的描述。 一个潜在的问题是以8Vpp 输出8MHz 信号的目标。 这将需要比 OPA891所能提供的更多的压摆率、并且几乎肯定会导致输出端出现某种形式的失真。 我们确实有更快的器件、但很好奇您的电路中是否有任何电源要求以缩小潜在的选项。

    此致、

    Ignacio

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    伊格纳西奥下午好

    感谢您的帮助! 我已将 Google Drive 切换为.zip、其中包含了所有必需的材料、包括示意图的图片。

    感谢您提醒我 OPA891压摆率问题。 回顾数据表上的图5-7、我可以看到、超过5Vpp 时可能会出现失真问题。 我的最初帖子有点误导开发者;AWG_1发送的8MHz 为8Vpp、由端接电阻分为两半、因此变为4Vpp。 因此、可以使用 OPA891、因为电路该级的最大摆幅应为4Vpp;OPA891之后的 THS3491的增益为2、这是生成8Vpp 信号的位置。

    如果我应该使用更快的 VFA、如果它不是很难设计、那我就可以了! 我的印象(如果我错了、请回答正确)是、运算放大器越快、布局和去耦就越重要、因此我对 OPA891的选择遵循"足够快"逻辑。 但同样、我对这些 IC 的使用经验不是很丰富、因此、如果我应该使用更快的 VFA、请告诉我! 我唯一的电源要求是能够使用+-12V 为两个运算放大器供电。 总体功耗不是问题、因为该操作将在实验室环境中使用、因此我可以使用任意大小的功率(高达1W)。

    我也觉得用 VFA 设计求和级比用 CFA 更容易。 请告诉我这是否正确;如果我可以用一个减少的运算放大器来完成所有操作、那就太棒了! 如果分压器的输出可以直接到达求和级、而不是在求和级之前由 OPA387进行缓冲、则可能也不需要 OPA387。

    再次感谢、

    -Arjun

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Arjun:

    感谢您 附加 zip 文件。  尽管该器件只有足够大的信号带宽、但在8MHz 处、由于它达到大信号带宽限值、我们可能会在输出端看到某种程度的衰减。 我们始终建议设计一个具有相当大裕度的电路、因为工艺差异可能会导致交流性能规格因器件而异。 如果您能够提供 +-6V 电压、则可以考虑一个可能选用 OPA814器件。 这将具有足够多的大信号带宽并且在 +-6V 电源上仍具有足够的输出范围。 如果您需要 +-12V 的电压、OPA810也可能是另一个潜在的备选器件、因为它具有更好的压摆率性能。 它们都采用 SOIC D 封装、例如 OPA891。 同样的布局指南也适用于所有三种器件。

    至于选择 VFA 还是 CFA、要么可以在求和电路中实现、如果您只想使用一个 THS3491级、那么应该不会有问题。 至于 对电路 LDO 部分的协助、我找到了这些竞争对手 LDO 的交叉参考器件。 我建议使用此 TPS7A2525交叉参考开始一个单独的主题、您的主题将直接转给 LDO 团队、他们可以提供帮助并提供最佳解决方案。

    此致、

    Ignacio

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    伊格纳西奥下午好

    感谢您的分析! 我希望尽可能减少器件的数量。 因此、如果 THS3491可以用作加法放大器、我想去掉 VFA。

    我已经将一张新图片附加到了这封关于修订版电路的信息上、其中(我的尝试)包含了 THS3491的新型求和网络。 同样、每个输入应具有-2的增益、因此如果每个输入为-1V、则输出将为6V。

    我不确定反相、求和 CFA 是否遵循与求和、反相 VFA 相同的规则。 我也有这样一个概念、即 CFA 上反相输入的输入阻抗较低--这是否意味着我必须仔细设计求和网络的阻抗? 请告诉我、我的配置是否符合我的预期;如果您有更正、请告诉我!

    感谢您投入宝贵的时间给予支持、

    -Arjun

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Arjun:

    我随附了一份包含 THS3491的 TINA 仿真以及一个可实现方案的图像。 我调整了器件作为加法放大器使用的噪声增益的 RF 电阻器、并相应地调整了其 RGS。 我还调整了端接电阻以匹配50欧姆。 对于此类电路中的 CFA 规则、同样的想法也适用。 虽然从技术上讲、VFA 的 IN-处具有高阻抗输入、但当您闭合环路时、您将出现虚拟短路、在反相电路中、其行为将类似于低阻抗节点。 上述原则同样适用于 CFA、因为它的输入端也保持虚拟短路。

    我建议对原理图进行一些调整。 对于 NC 引脚、尽管您可以将其保持悬空、但值得将 其设置为接地。 这将有助于将热量散发到一个大平面、在本例中为接地。 我建议 除了 0.1uF 电容器之外、还添加1uF 电容器接地。 另一个考虑因素是在 VS+和 VS-之间添加一个0.01uF 的电源电容器。 这应该有助于提高 HD2性能、我们在 EVM 中实施了此方法。 对于 PD 引脚、可以将其设置为 VS+。 这样、当您将引脚7连接到+12V 时、您不必通过+2.5V 的单独电位、并且可以将两个引脚连接到一个电位。 对于电阻器尺寸、我们始终建议使用最小的选项、因为这将确保更大限度地减少寄生效应。 不过、我们在 THS3491EVM 中也使用了0805、因此我相信您应该适合这个选择。

    e2e.ti.com/.../sboman3 tsc

    此致、

    Ignacio

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    伊格纳西奥,

    非常感谢您为我提供这些设计见解和 TINA 仿真。 我今天要查看仿真。 我将对组件进行更改、并布置我的电路板! 我将规划一个具有 GND |信号电源|信号电源| GND 层叠的4层电路板。

    此致!

    -Arjun

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Arjun:

    我会将 THS3491EVM 视为您的布局参考。 我们的 EVM 是我们可以分享的最佳参考资料、因为它们重点介绍了我们告诉客户要实现的所有布局最佳实践。 以下是指向用户指南的链接。

    THS3491 EVM 用户指南

    此致、

    Ignacio

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Ignacio!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    伊格纳西奥下午好

    我已经制作了电路板布局的初稿、并附上了一个压缩文件夹、其中包含布局和层叠图片。 我已经尽力遵循 THS3491评估板布局和堆叠。 如数据表中所示、我将使用8层 PCB、每层的信号/电源与评估板相同。

    我的主要问题是、我是否正确解释了评估板 PDF 上的图2和图3。 在这些图像中、我认为填充的多边形实际上是该层的接地层被切断的位置、对吧? 我之所以做出此假设、是因为数据表规定、应在反馈路径下切断接地平面、以更大限度地减小寄生电容。

    相应地、我附上了电路板最重要部分(THS3491和电力输送/去耦)的图片、并显示了我将接地平面切割出的位置。 我还向 VS-添加了一个10,000 pF EMI 电容器(如数据表中所示)、并在电路板的入口点与+VS 和-VS 串联了80 Ω@Ω 100 MHz 铁氧体磁珠。

    如果我的布局有无基于文件清晰可辨、以及是否需要进行最终调整并继续订购、敬请告知。 感谢你到目前为止的所有帮助--我期待着完成这个印刷电路板。

    e2e.ti.com/.../LIA_5F00_AB_5F00_Mk2_5F00_Layout.zip

    此致!

    -Arjun

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Arjun:

    正确、填充区域是我们突出显示的图中这些层的镂空区域。 我看着她的背影。 我没有看到任何关于布局的主要问题。 但是、一种建议是减小散热焊盘下方的过孔尺寸、并增加散热焊盘下方的过孔数量。 这将有助于散热。 另一个注意事项是进一步将信号线 C 和 D 分开、以限制这些线彼此并联时可能产生的任何串扰影响。 查看设计中的反馈路径、可能有必要将反馈电阻拆分为两个电阻、使 Rf 值等于我们想要的值。 想法是、这将减少由于反馈路径中的这种较长布线而产生的电路板寄生。 另一项建议是将 C 和 D 上的终端电阻器放置在更靠近 Rg 电阻器的位置、以便您可以将信号线端接在更靠近路径末端的位置、这在理想情况下应该有助于限制潜在反射。 总体而言、该布局非常符合我们的建议、并且应该按预期工作。

    此致、

    Ignacio

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    伊格纳西奥,

    感谢您提供的所有指导! 我将实施这些更改、将板放在一起、并向您更新其运行方式。 您的帮助对我来说意义重大;我很高兴我能与德州仪器(TI)合作参与此项目。

    此致!

    -Arjun

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Arjun:

    很高兴在您的项目中提供帮助、如果在设计的实验部分中有问题无法正常工作、请联系我们。

    此致、

    Ignacio

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    伊格纳西奥,

    我想再次感谢您的帮助、并让您知道放大器运行良好! 如果没有您的帮助和快速的响应时间、这是不可能实现的。

    具有陡峭边缘的方波显示一些过冲(请参阅下面的示波器迹线)-黄色迹线是馈送到放大器的信号、而紫色迹线是隔离电阻器后面的信号。 信号为1 MHz、10Vpp 方波)。

    在任何情况下、我的应用仅涉及频率低于10 MHz 的正弦波、因此我有足够的带宽和压摆率来支持我的应用。 我可能会创建电路板的最终迭代、如果您有关于如何最小化过冲的建议、请告诉我! 对于最终迭代、我可以将0603或0402尺寸的元件用于反馈网络。

    此致!

    -Arjun

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Arjun:

    我很高兴它能按预期工作。 至于如何帮助过冲、我会尝试增加 RF 电阻器(相应地调整其它电阻器)、看看这是否有帮助。 这 会降低您的带宽、但最终应该对过冲有所帮助。 我还会尝试 调整您的 Riso、看看您是否看到差异。 从技术上来说、调整更小的组件应该会有所帮助、因为寄生效应会减少、但我会先尝试前面提到的方法、然后再花时间修复电路板、因为它可能没有我们希望的那样发挥作用。

    此致、

    Ignacio