[参考译文] TM4C1230H6PM：从调试端口访问

Unknown 说：

尊敬的 Toru-San：

 TM4C123使用 Cortex-M4F 内核。 您可以通过 DAP 接口访问内核内的任何调试寄存器。

Unknown 说：

-我不希望 CPU 在打开电源时运行。

打开设备电源后、设备将开始运行、除非强制它保持复位状态。  

Unknown 说：

是否可以通过将调试暂停控制和状态寄存器的 C_HALT 位设置为1并同时保持 TM4C1230H6PM 引脚38：/RST 引脚为低电平来将 CPU 置于暂停状态？

是的、如果您将/RST 引脚保持在低电平、则处理器处于复位状态。 可以通过扫描 Debug Halt 寄存器的 C_HALT 位来暂停处理器。 如果您没有将处理器保持在复位状态、处理器将开始运行。 到您扫描 C_HALT 位时、处理器已运行应用程序。

Unknown 说：

-之后、是否能够从调试端口访问闪存寄存器？
[报价]

是的,我不明白为什么不。  

您好、Charles-San

感谢您回答我的问题。

我只是想肯定地确认一下。

正如您在上一个问题中回答的、
我想将调试暂停控制和状态寄存器中的 C_HALT 位设置为1、同时保持引脚38：/RST 引脚=低电平、并将 CPU 置于暂停状态。

然后、如果我将引脚38：/RST 引脚从低电平更改为高电平、CPU 暂停状态会保持吗？

此致、

Toru

您好、Charles-San

>无论是否为模拟 POR 或系统复位配置了复位引脚、/RST 低电平看起来都会重置 Arm 内核。
→μ A
感谢您的确认和回复。

-正如我所期望的,我是否理解正确,如果/RST 引脚保持低电平,内核将保持在重置状态,不会运行?

-如果我将 C_HALT 位设定为1并保持 CPU 停止、即使我将/RST 引脚从低电平更改为高电平、CPU 是否会保持停止？

此致、

Toru

尊敬的 Toru-San：

正确。 只要/RST 为低电平有效、内核就处于复位状态。

我不清楚。 假设 CPU 未复位并且您将 C_HALT 设定为1、这将请求暂停处理器。 如果将/RST 置为低电平有效、那么它将把 C_HALT 位清零。  

https://developer.arm.com/documentation/ddi0419/c/Debug-Architecture/ARMv6-M-Debug/Debug-register-support-in-the-SCS/Debug-Halting-Control-and-Status-Register--DHCSR?lang=en

您好！

我想您可以在 LaunchPad 上进行实验。 在 LaunchPad 上、我首先在程序上设置一些断点。 如果我按下 nRST 引脚、调试器将断开连接。 我必须重新连接目标。 连接后、我之前设置的断点将丢失。 这意味着 nRST 引脚将清除 Arm 内核调试逻辑。  

Unknown 说：

-如果在 C_HALT 位设置为1时将/RST 引脚从高电平置为低电平、则 C_HALT 位是否清除为0？
[报价]

有。 请参阅我的上述实验。  

[报价 userid="636408" url="~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1473819/tm4c1230h6pm-accessing-from-the-debug-port/5662751 #5662751"]-如果在 C_HALT 位设置为1时将/RST 引脚从低电平释放为高电平、那么 C_HALT 位是否保持1？
[报价]

这不可能从开始。 当 nRST 被激活时、包括 C_HALT 位在内的调试逻辑将被复位为0。

Unknown 说：

-如果在/RST 引脚保持低电平时在 VDD 和 GND 之间通电、CPU 是否将保持停止状态且不运行？
[报价]

如果 nRST 引脚保持低电平、则器件处于复位状态。 它不会运行。  

Unknown 说：

-是否可以在/RST 引脚保持低电平时将 C_HALT 位设置为1？
[报价]

否

[/quote]

[/quote][/quote]