请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM2434 工具/软件：
您好：
我们目前正在设计一个利用预编译的 QSPI 多分区 SBL 在多核架构上运行的应用。 我们的设置包括在 R5F0_0上运行的 EIP 内核、其存储器大小超过256KB。 加密的应用程序驻留在 R5F0_1内核中。
基于 https://software-dl.ti.com/mcu-plus-sdk/esd/AM243X/10_01_00_32/exports/docs/api_guide_am243x/MEMORY_MAP.html 中的 AM243X 存储器映射文档
如果在 R5F0_1上运行的应用程序在 R5F0_0上的 SBL 完成之前启动、我们便知道潜在的竞态条件。 (例如、 在 R5F0_0上运行的 EtherCAT 示例使用除为 SBL 和 DMSC 保留的组之外的所有组、但我们在内核 R5F0_1上还有第二个应用)
为确保安全运行、我们寻求以下方面的建议：
内存管理：在两个内核初始化过程中、我们可以实施哪些策略来保证正确的内存分配并避免争用情况？
SBL 修改：考虑到一个内核将处理加密固件、我们是否可以对 SBL 或预编译的 SBL 进行特定更改、以确保两个内核的顺利启动和刷写？
MSRAM 的存储器区域是否按硬件或软件固定地址？ 如何为我们的目的对其进行修改？
任何见解或建议都将非常感谢！ 感谢您的帮助。
谢谢你。
BR、
Matej Liska。
