[参考译文] AM2634：SDFM EPWM 同步 CPU 读取示例问题

尊敬的 Madhava：

感谢您的答复。 了解  SDFM0_CLK0 是时钟输入后、我们查看了所有的 SDFM 文档和实验图、并更好地了解外设。

此外、实验中的 example.syscfg 未配置 Debug Log -> Enable CCS Log。 配置完成后、我确实看到了控制台消息。 谢谢！

我们现在还知道、我们的 SDFM IC EVM (AMC1306) 需要一个输入时钟。 而其对应器件 AMC1303 具有 时钟输出。

再次强调、我们今天使用的是 AMC1306 EVM。 如今、正如示例所示、我们仅使用单个 AMC1306、而不是 4。

当我运行示例代码并 向 ACM1306 CLKIN 提供 HSEC 引脚 51（由 EPWM0_B 生成的时钟）时、我确实会看到 DOUT 生成数字波形、并在示波器上确认。

如上图所示、我应该将 EPWM0_B 连接到 Sitara 上的 AMC1306-CLKIN 和 SDFM0_CLK0。 将  HSEC 引脚 51（由 EPWM0_B 生成的时钟）连接到 HSEC 引脚 72 (SDFM0_CLK0) 时、我会看到 EPWM0_B 的输出被拉至低电平、也会 导致 DOUT 的数字波形停止。

重申一下、我按照示例中描述的方式配置了 TMDSCNCD263：

• HSEC 引脚 51（由 EPWM0_B 生成的时钟）到 HSEC 引脚 72 (SDFM0_CLK0) 和 ACM1306 CLKIN
  
• ACM1306 D0UT 至 HSEC 引脚 91 (SDFM0_D0)
• （如示例所示，我们不为 SDFM0_D1、 SDFM0_D2、 SDFM0_D3 提供输入）

当然、来自 Sitara 的终端上的消息仍显示`MOdulator failure`。

我不认为仅提供 SDFM0_D0 而不是全部 4 个便会导致该问题。 我通过注释掉 SDFM0_D1、SDFM0_D2、 SDFM0_D3 的初始化来确认这一点 、并且仍然会出现相同的问题。

我们尝试了另外两件事：

• 将 ePWM2 设置为与 ePWM0（时钟 EPWM）完全相同、将 ePWM0 馈送到 AMC1306 CLKIN、将 ePWM2 馈送到 SDFM0_CLK0。 当 ePWM2 连接到 SDFM0_CLK0 时、它会被拉至低电平。
• 将 EPWM 速率降低到 50kHz。  AMC1306 DOUT 仍显示数据输出。 当 ePWM0 连接到 SDFM0_CLK0 时、该引脚被拉至低电平。

感谢您提供任何帮助。 希望这能缩小事情的范围。

谢谢！