[参考译文] ***

DMA 传输需要有限的时间；我在 TRM/数据表中找不到需要多长时间的规格。

整个第二组 (1-0-0) 周期似乎被拉伸。 是否将 DMA 用于任何其他目的？ CPU 生成哪种类型的总线活动？ （你似乎在运行非常接近极限,所以这些事情 可能很重要。

我没有将 DMA 用于任何其他用途。 在 syscfg 中、所有其他 DMA 通道都处于非活动状态（未配置）。

如果您是指外部总线活动：仅连接了一条外部总线 —  CAN 总线：预计每 50ms 接收大约 15 帧。

有关内部总线活动：PD0 和 PD1 外设总线、请参阅下文。

对于像素时钟生成、我使用 TIMA1。

其他配置的外设为：

• PWM 模式下用于背光的 TIMA0 计时器–500Hz
• 两个通用计时器：TIMG0 和 TIMG6
• MCAN–处于 FD 模式。
• 挑战
• 事件–1 个用于触发 DMA 的事件
• CRC
• I2C–仅在启动时使用

请参见带有配置概述的图像：

您好 Bruce、

感谢您的参与！

我还假设我们非常接近极限。

查看您观点的答案：
1.--> WFI/WFE 意味着在 DMA 传输期间我们无法进行任何计算。 由于我们没有帧缓冲区、因此我们可以利用该时间计算 LCD 的下一行。
2.-->这不是所有的时间的第二个三元组。 这取决于我如何为像素时钟配置 PWM、以及根据哪个事件触发 DMA 传输。 我看到它也发生在“1 0 0 数据“的中间。
使用 5MHz 时、它似乎运行良好。 脉冲（来自 1 0 0 三元组）具有恒定高电平 — 不会拉伸。 此外、根据我的分析、没有额外的像素时钟。

3.是的, PCLK 始终运行,也尊重沿时序。 DMA 的启动方式为：
DL_DMA_setTransferSize (DMA、DMA_LCD_CHAN_ID、transferLength)；
DL_DMA_enableChannel (DMA、DMA_LCD_CHAN_ID)；

此致、
Mihai

[我没有忽视你,但我也没有任何好的答案。]

两个概念[“建议“一词过于强烈]：

1) 如果我们假设 (a) 我们看到的是 DMA 的某种启动工件、(b) DE 信号是数据的一部分（写入 DOUT 的位矢量）、在前置“虚拟“位中可能有某个值、de=0 表示实际数据、以提供任何该时间实现稳定。  

2) 通过启用通道（PCLK 处于活动状态）来启动 DMA、而不是清除/启用事件触发器 (ICLR/IMASK)、这意味着事件通道 (MIS) 中几乎可以肯定已经存在请求、结果是第一次 DMA 传输将立即触发、而不与 PCLK 同步、在这种情况下、第一个位将很短。 但我在示波器跟踪中看不到、因此我想我缺少了一些内容。