工具/软件:
你好。
我认为我遇到了 ADC/DMA 和触发延迟问题。
我通过事件分离器从外部 GPIO 触发了两个 ADC。
两个 ADC 都在 40MHz 处使用 ULPCLK。
两个 ADC 都加载了 DMA 样本计数=1、且加载了 DMA 触发器 MEM0 结果。
两个 ADC 单次重复模式。
两个 ADC 均为 8 位。
两个 DMA 写入两个单独的缓冲区。
DMA 优先级为:
ADC1(通道 3)
ADC0(通道 4)
有时、ADC1 的缓冲器中的数据会损坏。
即使在 1MHz 外部触发时、我也收到了这个问题、似乎有足够的时间来完成 DMA。
我尝试计算出的是以下延迟:
到 DMA 完成的外部触发上升沿。
TRM 8.1.5 显示 4 个 ULPCLK(对于触发事件)= 100ns
图 21-2 表明由于使用 ULPCLK、采样开始没有延迟。
...这没有足够的信息供我计算-> 从外部触发上升沿到 DMA 完成。
“感觉“像 DMA 正在从 ADC 传输无效的数据……这里是否有比赛?
谢谢
Phil

