[参考译文] AM263P4-Q1：TRM 中 OSPI 相关说明

尊敬的 Dylan：

感谢您的耐心！


上图是时钟拓扑的逻辑方框图。

[报价 userid=“620943" url="“ url="~“~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1548526/am263p4-q1-trm-clarification-on-ospi ]数据表显示有 4 个引脚 (CLK、CLKLB、LBCLKO 和 DQS)、而 TRM 和其他我查找的所有引脚都仅确认 3 个引脚 (CLK、LBCLKO 和 DQS)[/报价]

是的、CLKLB 存在、如图像环回到内部所示。 它不会作为球形 PIN（标有 LB）发出。 例如、任何外部外设时钟逻辑均不使用/提供该时钟。

启用了 PHY 的四种时钟拓扑

1. 内部 phy 环回 ：已调整的环回时钟被禁用。 禁用 DQS。 Ref_clk 会驱动至 RX_DLL 以对读取数据进行采样。
2. 内部焊盘环回：  自适应环回时钟已启用。 禁用 DQS。 环回时钟 (OSPI_CLKLB) 使用 OSPI_CONFIG_ICLK_SEL = 1 通过 ospi_iclk 驱动至 RX_DLL。
3. 外部板环回：   自适应环回时钟已启用。 禁用 DQS。 环回时钟（延迟 OSPI_LBCLK）使用 OSPI_CONFIG_ICLK_SEL = 0 通过 ospi_iclk 驱动至 RX_DLL
4. DQS：  DQS 使能具有优先于自适应环回时钟的优先级。 来自外部闪存存储器的数据选通信号连接到 SoC 的 OSPI_DQS 引脚。 DQS 驱动至 RX_DLL。

LB clk SEL 多路复用器在 MSS_CTRL_OSPI_CONFIG.OSPI_CONFIG_ICLK_SEL 中实现为位字段

它表示内部焊盘环回不能用于 SDR 和 DDR 传输。 这是准确还是拼写错误？  [/报价]

这是一个拼写错误。 它在 AM263Px 中支持 SDR 和 DDR。

这 不太具体、但 OSPI 可以用于与不同通信协议（例如非 OSPI 闪存芯片）连接吗？ 具体而言、我们可以研究将 OSPI 与使用 FSDP 输出端口的 ADS127L18 ADC 连接的可行性。 这由纯输出组成、包括 8 条数据线、一个时钟和一个帧同步。 因此、我们的建议是将数据通道、FSDP 时钟连接到 OSPI 接收时钟、并将帧同步连接到 GPIO。 这是否可行？

这不受支持。


此致、
Rijohn

[/quote]