请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS570LC4357-TMS570LC4357 EP工具/软件：
晚上好、
我们正在尝试通过 FPGA 代码在 10 个次要帧上生成 MIL 1553B BC -> RT 中断（消息结束）、其中 10 条消息包含 32 个字、每个次要帧需要 20 毫秒。 理想情况下、100 条消息应为 FPGA 提供 100 个中断、而内部 FPGA 将向 TMS570LC43xx 定制板提供 100 个中断。 但对于 FPGA、记录了 100 个中断、当 TMS570LC43 发生时、大约会丢失 40%的中断产生、因为 维持一个全局变量来跟踪中断计数。
GIO 的初始中断配置如下
- 基于 Fiq
- 高优先级中断生成
用于在 GIO 的 ISR 内读取数据的 EMIF 配置
- 设置周期 — 5
- 保持循环 — 5
- 选通周期 — 15
我的查询是上述设置生成 GIO 中断所需的时序标准是什么。
