[参考译文] MSPM0C1104：使用 DELAY_CYCLES 功能时预期延迟的偏移

我认为延迟不是  delay_cycles (cycles) 产生的、因为上电后 MCU 将首先进入引导代码。

您是否可以在 DELAY_CYCLES (cycles) 之前将引脚设置为高电平、并在 DELAY_CYCLES (cycles) 之后将引脚设置为低电平。 然后再次观察波形。

我重新配置了代码以在上电时将引脚设置为高电平、在 DELAY_CYCLES (cycles) 后将引脚设置为低电平、这是延迟设置为 300ms 时的结果：   

另外、我观察到对于不同的周期值、2.5ms 偏移是恒定的，但引脚高电平 — 引脚低电平的偏移随着周期的增加而降低，即使在长延迟时变为负值也是如此

引脚高电平在 DELAY_CYCLES 之前、引脚低电平在 DELAY_CYCLES 之后。

如果周期增加、引脚高电平到引脚低电平之间的时间也应增加。

我们已经测试了 delay_cycles () 的函数,它运行良好。

是的、周期会增加引脚高电平和引脚低电平之间的时间、但测量的时间与预期时间之间存在偏移。 在以上示例中、我预计引脚高电平和引脚低电平之间的时间为 300ms。 但是、在测量延迟时、我看到的延迟为~325ms。 当我重新编程 1000ms 延迟时、我测得引脚高电平和引脚低电平之间的时间接近 1018ms。 正是这个 失调电压（测得的延迟-预期延迟）我想要提供指导。 我也感兴趣的是、如果引脚高电平被置于 DELAY_CYCLES (CYCLES) 之前、则是什么导致上电和引脚高电平之间出现 2.5ms 延迟。

谢谢你

您好、Cameron、

很抱歉跳进去了。 我已经使用 LP-MSPM0C1104 协助进行了测试。 您可以看到、我的测试代码如下、设置为高电平约为 300ms、设置为低电平约为 1000ms。 测试结果并使用 GPIO 切换进行计算、为：300ms -> 298ms、1000ms -> 995ms

优化级别为 2、这是 CCS 设置的默认级别。

此致、

Janz Bai

您好 Janz、

感谢您的意见。 我编写了一个测试代码、将您的测试与我的测试合并、我相信我发现了这个问题。 要计算周期、我将时钟频率乘以一个表示目标延迟的整数（以毫秒为单位）。 我最初为该变量使用 unsigned int、但在将其更改为 const int 时、测量的延迟与预期值相匹配。 在下面的示例中、结果如下：delay1_ms -> 321ms、delay2_ms -> 995ms。