请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： MSPM0G3519
尊敬的 TI 团队：
我为我的工程研究了 ADC 主题（10 位分辨率）、 目前、我使用的是 ULPCLK 40MHz、MCLK 使用的是 SYSOSC、频率为 32MHz。 SCOMP0 的值= 2 且 SCLKDIV = 3 =>这意味着总共 8x2 = 16 采样时钟周期。
然后、使用 FRANGE 配置、需要额外的 8 个周期
=>我认为它总共需要大约 24-25 个 ADC 时钟周期。
我的实施如下所示：
我启动 ADC 转换、并在 while 循环中检查 RIS。 将有一个超时计数器。 如果检查 RIS、且当它等于 0 时、每次都会降低该值。 它会断开环路
如果 MEM0 的 RIS 升高、则意味着 ADC 转换已完成、我可以获得结果。
我的问题是为什么结果太快？ 我的超时计数器只需 2 个减小值即可接收 RIS 标志。 所以我想我的计算是不正确的?
如何计算 ADC 的转换时间？
