This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM2431:AM2431 PLL 编程序列–SYSFW 使用的实际延迟值?

Guru**** 2796425 points

Other Parts Discussed in Thread: AM2431, DRA829J

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1622499/am2431-am2431-pll-programming-sequence-actual-delay-values-used-by-sysfw

器件型号: AM2431
Thread 中讨论的其他器件: DRA829J

我有关于 AM2431 上的 PLL 编程序列的问题。

在技术参考手册(第 455–456 页)中、有一个标题为“表 5-472。 PLLCTRL、HSDIV 和 PLL“的编程序列
在此表中、几个步骤明确需要 影响 (I 计数 7 个延迟点)、但 TRM 没有指定实际的延迟持续时间(例如,以微秒或时钟周期为单位)。

我的理解如下、如果这是错误的、请纠正我:

  • 在配置 PLL 时、SYSFW 会在内部执行与此表等效的序列。
  • 对于标记为延迟的步骤、SYSFW 可能会插入:
    • 固定延时时间(例如基于计时器)或
    • 基于轮询的等待(例如等待 PLL 锁定/状态位更改)。

但是、从文档中我找不到:

  • 实际延迟值
  • 无论这些延迟是多少 基于时间 基于状态位

请您澄清一下:

  1. 每个延迟步长是多长时间?
  2. 延迟是作为固定等待实现的、还是它们是有条件的等待(例如轮询锁定/状态)?

感谢您的支持。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Kanno Itsuki、

    我需要多检查一点。 目前我找到了一个线程,其中讨论了 dalay 在 PLL 禁用后的时间是 1uS ,可以在其他地方省略:

     DRA829J:PLL 编程要求 

    此致、

    Stan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Stan、

     

    我知道您仍然在检查这个问题。
    希望您能够检查此问题、并在有任何更新后通知我。

     

    我仔细查看了引用的 DRA829J 主题、以便与我的理解保持一致。
    我能够确认在禁用 PLL 后需要 1µs 延迟的说法。
    但是、我找不到明确的说法、表明这一拖延步骤本身是可以省略的。

     

    此外、根据 AM243x 技术参考手册、不仅在禁用 PLL 后、还在“对 PLLCTRL、HSDIV 和 PLL 进行编程的整个序列“中的几个其他点明确指示延迟步骤。

     

    作为参考、我列出了以下 TRM 中的完整序列、并明确标记了所有延迟步骤:

    第 1 步: 解锁 PLL 寄存器  
    第 2 步: 如果是 PLL0、则配置 PLLCTRL 块  
    第 3 步: 配置外部旁路、使瞬态时钟不会传播  
    步骤 4. 影响  
    第 5 步: 禁用 HSDIV  
    第 6 步: 影响  
    步骤 7. 禁用 PLL  
    步骤 8. 影响  
    步骤 9. 复位 HSDIV  
    步骤 10。 如果是 PLL0、则配置 PLLCTRL 块  
    步骤 11. 配置 HSDIV 分频器值  
    步骤 12. 清除 HSDIV SYNC_DIS  
    步骤 13. 影响  
    步骤 14. 清除重置 HSDIV  
    第 15 步。 配置 PLL 倍频器  
    步骤 16。 配置 PLL 分频器  
    第 17 步. 配置“随机“PLL 控件  
    步骤 18. 影响  
    步骤 19。 启用 PLL  
    步骤 20. 等待锁定  
    步骤 21. 启用 HSDIV  
    步骤 22. 影响  
    步骤 23。 配置外部旁路以传递 PLL  
    步骤 24。 影响  
    步骤 25。 如果是 PLL0、则配置 PLLCTRL 块  
    第 26 步. 锁定 PLL 寄存器  

     

    要清楚说明、我的主要问题是:
    对于上述每个延迟阶跃、预期的延迟是多长时间?
    它们是否都应该是 1µs、或者所需的延迟是否因步骤而异?

     

    此致、  
    Kanno, Itsuki
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Itsuki Kanno、

    是的、我理解 TRM 中的差距:延迟是未指明的。

    很遗憾、我无法为您提供有关此主题的进一步支持。 Sitara 团队的声明如下:

    “PLL 编程应仅使用 SDK 中 SYSFW 的 API 来执行

    谢谢。此致、

    Stan