This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSPM0G1105:与 PGA 配合使用时的 MSPM0G ADC 采样时间限制

Guru**** 2796425 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1623847/mspm0g1105-mspm0g-adc-sampling-time-limitations-when-used-with-pga

器件型号: MSPM0G1505

我尝试进一步了解与内部运算放大器配合使用时 MSPM0G ADC 的“Tsample_PGA"规格“规格。 这些采样时间比单独 ADC 的采样时间长得多。  

  • 如果认为该规格基本上是基于 PGA 输出阻抗的稳定时间限制造成的、我是否正确?
  • 因此、我预计选择低于 Tsample_PGA 的采样时间会导致 ADC 的噪声和线性性能恶化(低于发布的规格)。 我是否应该了解其他后果?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Andrew、

    我相信该规范基本上是由于基于 PGA 输出阻抗的稳定时间限制造成的吗?

    是的、当 PGA 输出在内部连接到 ADC 输入时、我们在设置采样时间时需要考虑受 PGA 影响的 ADC 输入阻抗。

    因此、我希望选择低于 Tsample_PGA 的采样时间、会导致 ADC 的噪声和线性性能恶化(低于发布的规格)。 我是否应该了解其他后果?

    如果 PGA 用作 ADC 输入、请确保 ADC 采样时间设置为大于 Tsample_PGA 规格。