• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 1 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM62A7-Q1：（主）和 (MCU) 内核之间的共享 GPIO 组访问、器件型号：

admin
Guru**** 2800955 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1624099/am62a7-q1-shared-gpio-bank-access-between-main-and-mcu-cores-part-number

器件型号： AM62A7-Q1

您好 TI 团队、

 

是否受支持的用例是让两个不同内核（主域和 MCU 域）同时访问和控制内的不同引脚  同一 GPIO 组 MAIN_GPIO0其作用是什么？

 

特定场景：

  • GPIO0_45 （组 2）需要由控制 多个实例   更适合实时任务。

  • GPIO0_46 （组 2）需要由控制 主域   A72 内核上实现。

虽然我计划使用SET_DATA和CLR_DATA寄存器来避免竞态条件、但硬件是否在单个存储体寄存器内提供完全隔离以便同时访问？

 

  • 0
    TI__Guru**** 2800955 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Hossam Elfaramawy

    感谢您的查询。

    虽然我计划使用SET_DATA和CLR_DATA注册以避免竞态条件、但硬件是否在单个银行寄存器中提供完全隔离以便同时访问？

    Set and Clear 应该没问题。 Linux 使用组级中断、因此、如果他们需要使用中断、上述用例可能会有问题。

    此致、

    Sreenivasa.

  • 0
    TI__Guru**** 2800955 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好  ,

    Soory 正确的 senario 是  

    • GPIO0_45  （组 2）需要由控制  MCU 域 R5 更适合实时任务。

    • GPIO0_46  （组 2）需要由控制  WKUP 域  R5  FreeRTOS。

    相同的设置和清除数据是否不会导致 MCU 和 WKUP 之间出现问题？ 如果是、您能否解释更多、因为同一地址将用于访问？

  • 0
    TI__Guru**** 2800955 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Hossam Elfaramawy

    谢谢你。

    设置和清除数据是否不会导致 MCU 和 WKUP 之间出现问题？ [/报价]

    我认为这应该是可行的。

    用户可能必须确保两者不同时访问资源。

    此致、

    Sreenivasa.