• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 4 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LS1227：最大 EMIF 时钟频率

admin
Guru**** 2805935 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1625265/tms570ls1227-maximum-emif-clock-frequency

器件型号： TMS570LS1227

您好：

查看我们器件的数据表、表 6-28 指出最小 EMIF 时钟周期为 11 纳秒、相当于 90MHz。  

在数据表中看到此问题之前、我将 EMIF 配置为在 180MHz 上运行、这似乎仍然产生正确的时序。  我的配置：


异步模式
选通模式：已启用
设置等待状态：0
选通等待状态：31.
保持等待状态：7.
预期选通时序 ： (31 + 1)*(1/180000000)= 177.7ns
测得的选通时序 ： 176ns

我想确认 90MHz 确实是最大 EMIF 时钟频率、因为在 180MHz 下的时序似乎仍然准确。

PS 我正在尝试添加图像、但上传仍然失败。  稍后我会尝试添加图像。

谢谢、

Will

  • 0
    TI__Guru**** 2805935 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Will：

    VCLK3 是 EMIF 模块的时钟源。  VCLK3 频率由一个可编程分频器 (/1 到/16) 从 HCLK 域频率进行分频。

    为了连接 异步存储器、EMIF 可以使用高达 90MHz 的 EMIF 时钟（最小时钟周期为 11ns）。 使用同步存储器时、时钟应为 45MHz（最小周期时间为 22ns）

    什么是选通等待状态？ 如何衡量这一点？  

    对于 EMIF 时序、我们有读取选通时间（NOE 为低电平）和写入选通时间（NOE 为低电平）。

  • 0
    TI__Guru**** 2805935 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我想确认 90MHz 确实是最大 EMIF 时钟频率、因为在 180MHz 时计时似乎仍然准确。

    在 180MHz EMIF 时钟处、EMIF 将不会正确读取/写入 EMIF 存储器。 这违反了器件数据表中定义的规格。

  • 0
    TI__Guru**** 2805935 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 QJ：

    感谢您的回答。  是的、HCLK 在 180MHz 下运行、并将分频器设置为/1。   

    >>什么是频闪等待状态？ 如何衡量这一点？

    可能我没有使用技术参考手册中使用的术语。  选通等待状态是 EMIF 时钟周期中用于选通宽度的 R_STRONG>和 W_STRONG>寄存器设置。

    我通过测量 nOE 和 nWE 处于低电平的时长来测量选通时序。  下面是我的捕获屏幕截图、其中显示了 176ns 时的 NOE 低电平时间、与原始帖子中的数学运算一致。

    您说在 180MHz 时钟上违反了规范、但如果我们使用 180MHz、会出现什么中断？  它似乎按预期工作。  总体而言、我认为我们可以通过将等待状态设置除以 2 来在 90MHz 实现类似的时序、因此向 90MHz 求助也许不是一笔大笔交易。  我们主要想确认 90MHz 最大值、因为一切似乎都在 180MHz 下正常工作。   


    谢谢、

    Will

  • 0
    TI__Guru**** 2805935 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Will：

    当数据表指定最大 90MHz 为 2 倍“过频“时、将 EMIF 时钟配置为 180MHz。 虽然您当前的写入选通时序可能看起来起作用、但这种做法违反了器件的设计参数、并对系统稳定性、数据完整性和元件寿命带来重大风险。  

    增加频率会显著减少可用于数据设置和数据保持的时间。 数据必须在时钟边沿之前和之后的特定时间内保持有效、这在超频时通常会被违反（设置或保持）。

      在大幅减小的时钟窗口内、数据信号或地址信号可能无法在接收存储器器件处保持稳定 (180MHz 时为 5.55ns、90MHz 时为 11.1ns)。  您可能会遇到随机的静默数据损坏、即存储器写入错误、但 EMIF 外设不会报告错误。

    强烈建议遵守 90MHz 规格。