[参考译文] MSPM0L1227：sysoc 可接受的最低频率

是的、对于内部高速时钟源 SYSOSC、其频率不能低于 4MHz、但 CPU 使用的 MCLK、它可以低于 4MHz、例如、您可以使用 LFCLK 作为 MCLK 的时钟源。  

您好：

感谢您的答复。

>它可以低于 4MHz、例如、您可以使用 LFCLK 作为 MCLK 的时钟源。
当用户使用“LFCLK"作为“作为 CPUCLK 时、用户似乎只能设置 32.768kHz。 是否无法应用 MSP430 数据表中定义的其他频率、如 1MHz？


还有一个问题。

问题 2 :如果用户使用 4MHz 作为 cpuclk 使用 SYSCLK,可将哪个电压施加到 Vdd ?
根据数据表、此器件可接受 1.62V 至 3.6V 的 Vdd 范围。
但是、我不确定“Min Vdd 与 CPU 频率间的关系“信息。 例如、我认为当用户使用 32MHz 时、Vdd=1.62 不接受。

此致、

您好、

感谢您的答复。
>对于 MSPM0 没有此限制、器件可以在 1.62v 下运行 4MHz
您是否意味着用户也可以在 1.62V 下使用 32MHz？

此致、

您是否表示用户也可以在 1.62V 下使用 32MHz？

是的