请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： AM263P4
尊敬的团队：
我正在研发 AM263P4-CC 器件、目前正在集成该器件 PBIST 和 CCM 作为 SBL 的一部分、用于 BOE 期间的安全诊断。
我需要澄清 内核模式配置、时序 、我也遇到了与时钟配置相关的断言。
系统详细信息
- 器件：AM263P4-CC
- 内核：R5FSS0-0
- SDK 版本：MCU+ SDK (11.01.00.19)
- 工具链：TI ARM Clang（通过 CCS）
电流设计方法
- PBIST 在早期启动期间作为 SBL 的一部分执行。
- CCM 计划在 PBIST 完成后启用、仍在 SBL 内。
- 我的理解是：
- PBIST 可能需要 双核模式
- CCM 需要 锁步模式
基于此、预期流程为：
- 以双核模式启动
- 执行 PBIST
- 切换到锁步模式
- 启用 CCM
- 继续引导/切换到应用程序
查询
SBL 中的内核模式切换
- R5F 内核模式从切换 双核到同一引导周期内的锁步模式（在 SBL 内部） ？
- 如果是：
- 建议的顺序是什么？
- 需要热复位还是完全复位？
- 这种转换可以通过软件（RCM 寄存器）完成、还是只能在引导/复位时进行配置？
2.内核模式的 PBIST 依赖关系
- 是 强制双核模式 用于执行 PBIST？
- 当内核已在中配置时、可执行 PBIST 锁步模式 ？
3. CCM 初始化要求
- CCM 是否要求内核处于锁步模式 0 至 30 毫安 、还是可以在运行时模式切换后启用？
4. SBL 执行约束
- 在 SBL 中执行 PBIST 和 CCM 时：
- 是否有任何与存储器使用、隔离或内核活动相关的限制条件？
- 是否有建议的 SBL 安全诊断时序控制指南？
soc_rcmGetCoreFout 置为有效问题
在调试和释放模式下执行 PBIST 示例 MUC+SDK 代码时、在早期初始化期间我会遇到以下断言：
[Cortex_R5_0]断言：0.1259s：soc fout ！= 0 failed！！
- 它似乎
FOut返回 0。
问题：
- 这可能是由于时钟/PLL 初始化未完成导致的？
- 拨打电话前需要执行哪些步骤
SOC_rcmGetCoreFout()？ - 我将在下面附加快照以供您参考：
6.参考示例请求
- 是否有任何演示以下内容的 TI 参考示例：
- PBIST 执行
- CCM 启用
- 在 AM263Px 的单个 SBL/引导 流程中？
非常感谢您的支持。