您好：
为任何时钟源配置 divsclk 输出都不会产生信号。 晶体 MOSC 为 25MHz 和 SYSCLK 120MHz、而应用仅能正常工作、则不能提供 divsclk 输出。 我需要为另一个不含晶体的 MCU 提供 20MHz 时钟源、这真的应该毫不费力。
SysCtlClockOutConfig (SYSCTL_CLKOUT_SYSCLK | SYSCTL_DIVSCLK_EN、6)；
然而、当 PQ4 配置为 GPIO 并向输出写入 1 时、它会将合并状态置为有效。 GPIO 是否有某种原因不能用作替代器件、或者数据表中是否遗漏了一种使其生成 DIVSCLK 的方法？ 这同样的控制工作在 1294NCPDT 套板假阳具修订版 RA2 上,但它在 1294KCPDT 上没有做任何事情,也没有被列为 eratta。
你好 Joo。
的 PCTL 字段PQ4=7
当引脚 7 被分配 NMI 时、似乎需要这种处理。 首次置位时、引脚解锁功能实际上会为 DIVSCLK 禁用 PQ4。 文本是混合苹果和橙子、无需解锁 PQ4 即可根据 PD7 (8) 分配的模拟输入的要求设置 (7)。
端口 Q 时钟已启用、AFSEL[4]=1
我遗漏了这件事,因为它没有意义根据图 5-5 和文本措辞覆盖整个图 5-1
您能否将 PAD 类型从 WPU 切换为 Plain GPIO 并设置 DEN 并确认是否出现这种情况？
GPIOPadConfigSet (GPIO_PORTQ0_AHB_BASE、GPIO_PIN_4、GPIO_strength_8mA、GPIO_PIN_TYPE_STD_WPU)；
//GPIO_PIN_TYPE_STD
需要使用引脚类型 8 匹配来将 DEN 置为有效、TYPE_STD (0x8) 在 PQ4 首次解锁或未首先解锁的情况下不会输出信号。
由于 DEN 引脚类型 (STD) 可能会在没有 WPU 的情况下禁用 GPIO 输出、并且示波器探头上不存在 20MHz。 根据时钟树概述的区域、不应需要 AFSEL。 DIVSCLK 不是外设、因为它是时钟树的一部分。
如果确实必须为 AFSEL 分配 GPIO、图 5-5 应指示 DIVSCLK 块周围有制动器的斜坡区域代表外围器件。 因此、根据时钟树图 5-5 和图 5-1、文本没有逻辑意义。 我实际上从 C2000 数据表中得到了 WPU 尖端；当 DIVCSCK 连接到监控器输入时、GPIO 输出必须配置为 OD。
想知道将 GPIO 作为时钟输入连接到另一个 MCU 是否需要 OD？ 我不喜欢 WPU 的想法、但只测试存在 20MHz 时钟源、而只有示波器探头怀疑 WPU 略微失真时钟波形。
另外、需要注意的是、锁定/提交保护仅适用于 JTAG/SWD 引脚和两个特殊的“默认至非 GPIO“引脚、即 PD7/NMI 和 PF0。 因此、PQ4 是普通引脚、无需经历锁定/提交流程。
