[参考译文] TMDSEMU110-U：XDS110 USB UART以高波特率闪存

发展小组的答复如下：

有一个循环从UART读取，直到没有其他数据存在，并且在将数据写入USB之前。 一种可能性是该环路中可能有足够的代码，在高波特率下TIVA内核无法保持运行 ，因此无法通过USB传输数据。  但是还有其他的可能性，如果没有更专门的调试工作，我们真的不会知道。 由于此用例有可行的解决方法，因此未将进一步调查和确定此行为的优先级放在更高的优先级。

此致，
Ryan

作为临时解决方法，我修改了XDS110固件，使其仅对波特率>= 0x20万 (209.7152万)波特使用UART DMA，而不是>=23.04万波特。

对于XDS110固件版本3.0 ．0.19 (随Uniflash 7.1 ．0附带)，我在十六进制编辑器中修改了firmware．3.0 ．0.19 ．bin文件(位于deskdb/content/TICalliAgent/OSX/CS_base/common/uscif/xds110)。 我将固件中偏移0x908 (2312)后的两个字节从61 3F更改为00 1F。 然后，我使用xdsdfu刷新了新的修改固件。 TM4C129x微控制器在120 MHz下运行的速度足以在FIFO模式下处理2M波特。

为了参考，此更改所影响的函数类似于以下内容(猜测/组成函数和变量名称)：

void uart_interrupt_setup(int cdc_index)
{
  USBCDC_Config *cdc_conf = &cdc_configs[cdc_index];

  UARTIntClear(cdc_conf->uart_base, UARTIntStatus(cdc_conf->uart_base, 0));
  UARTIntEnable(cdc_conf->uart_base, 0x7E0);
  if ( cdc_conf->baudRate >= 230400 )
  {
    cdc_conf->uart_dma_enabled = 1;
    uart_dma_setup(cdc_index);
  }
  else
  {
    cdc_conf->uart_dma_enabled = 0;
    cdc_conf->field_40 = 0;
    IntRegister(cdc_conf->uart_interrupt_number, cdc_conf->uart_fifo_interrupt_handler);
    UARTIntEnable(cdc_conf->uart_base, 16);
    IntEnable(cdc_conf->uart_interrupt_number);
    UARTFIFOEnable(cdc_conf->uart_base);
    UARTEnable(cdc_conf->uart_base);
  }
}

我弄明白了为什么在DMA模式下传输会延迟，因为每15毫秒或更短时间内会有一些小的UART数据进入。 XDS110固件中的计时器0中断处理程序每5毫秒触发一次。 在此处理程序中，如果自上次检查以来发生了3个或更多计时器中断周期，它将从UART读取UDMA传输中剩余的字节数，并将其与上次执行检查时读取的值进行比较。 如果(并且仅当) UDMA从UART传输的剩余字节数与上次(5*3=15毫秒前)保持不变，则会将DMA缓冲区中的任何数据刷新到USB。

我的应用程序(和测试程序)都频繁地发送小块数据(相距15毫秒或更短)，因此，计时器中断处理程序检查在过去15毫秒内没有传输任何新数据时，总是失败。 因此，在我的用例中，它最终会等待DMA缓冲区完全填满，然后再将数据发送到USB主机。

我建议的解决方案有两个方面：

1.修改DMA模式UART的计时器0中断逻辑，以将DMA缓冲区内容刷新到USB，即使数据经常被当作小块进行快速传输。 当前的逻辑是等待DMA缓冲区填满，当新数据在过去15毫秒内进入时，只有当持续的高吞吐量数据流进入，并迅速填满DMA缓冲区时，才有意义。

2.将切换到基于DMA的UART操作的最小波特率从23.04万波特提高到0x20万 (209.7152万)波特率。 即使DMA模式计时器中断逻辑得到了改进，基于FIFO的模式也是更好的，因为它提供的延迟比DMA模式低得多，因为它不必等待定期计时器中断来刷新缓冲区。 CPU速度快，所以经常出现的UART中断应该是正常的。

对于不是4的倍数的数据大小，在高波特率下的数据丢失问题是一个单独的问题，我们可以在另一个时间处理，并且似乎与选择DMA或FIFO基于中断的操作无关(因为这两者都发生)。