This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C1294NCPDT:保留RAM的最低功耗模式?

Guru**** 2539500 points
Other Parts Discussed in Thread: TM4C1294NCPDT

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1096039/tm4c1294ncpdt-lowest-power-mode-that-retains-ram

零件号:TM4C1294NCPDT

您好,TI论坛:

我正在开发一个使用TM4C129微控制器的应用程序。 在某些情况下,我希望微控制器在仍保留SRAM的情况下进入尽可能低的功率模式。 阅读数据表后,我仍然无法判断要使用的电源配置。 我知道休眠模块有16个32位字的电池后备内存,但我需要更多的内存。 数据表不100 % 清楚哪种低功耗模式将擦除SRAM,哪种模式将保留SRAM,因此我希望有人能帮助我解决这一问题。

根据我的阅读,我不想使用休眠模式,因为RAM似乎已丢失。 但是,休眠+ VDD3ON模式似乎至少会保留GPIO引脚状态,因此可能还会保存所有RAM? 但我不确定。

额外问题:如果电压下降到足够低的程度,微控制器是否会在电压下降到足以损坏RAM之前自动关闭并擦除所有内容? 或者我是否需要自己担心? 我担心备用电压下降到如此低的程度,RAM被破坏,然后当主电源重新接通时,微控制器认为它有有效的数据,但实际上它被破坏了。 理想情况下,我希望尽可能长时间地保留RAM,但如果达到某个低电压阈值,则将其擦除。 这样,当使用主电源时,我要么保留了有效数据,要么根本没有数据。

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    然而,GPIO + VDD3ON模式似乎至少可以保存PIN状态,所以? [/引述]

      TM4C1294NCPDT数据表的7.3 章节3系统实施包含以下内容:

    [引述]使用VDD3ON模式,其中VDD继续在休眠模式下通电,允许GPIO引脚保持其状态,如第537页的图7-3所示。 在此模式下,VDDC在内部关闭。[/QUOT]

    由于在  使用休眠+ VDD3ON模式时VDDC在内部关闭,这意味着SRAM也将关闭,因为它是为内部逻辑供电的VDDC。

    因此,保留SRAM的最低功耗模式是深度睡眠。

    1294 mode-ate-reserved-ram"]免费问题:如果微控制器电压下降到足够低的程度,微控制器是否会自动关闭并在电压下降到足够低的程度[引用RAM/RAM]之前完全消除?

    有 一个掉电检测电路,其默认行为是在VDD低于掉电阈值电压时生成完全通电重置(POR)。 POR不清除SRAM时,重置会导致程序使SRAM内容失效(与从深度睡眠唤醒(在此唤醒中会保留SRAM内容)相反。

    [/quote]
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Chester,

    感谢您的帮助,一如既往的回答!

    Adevries,还有什么问题我们可以帮助解决吗?

    此致,

    Ralph Jacobi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Ralph,

    这一答复回答了我的问题。 谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Chester,

    谢谢,这正是我想知道的!