[参考译文] AM2634：AM2634 FSI传输时钟速度问题

深入了解一下，我发现在syscfg工具中正在使用时钟的名称是(FSI Rx/Tx其他依赖项...) 'WUCPUCLK'。 这是25MHz的板载时钟源。 这确实解释了为什么使用SDK中的一个FSI示例可以获得3.125MHz而不是所需的50MHz。 但是，将输入时钟源更改为SYS_CLK等不会更改任何内容。

我不知道在启动/启动过程中控制模块寄存器是在设置(MSS_RCM_CONTROLSS_PLL_CLK_SRC_SEL寄存器)。 登记册文件SPRUJ42第357页---- 2022年3月)。 重建项目会生成名为'ti_power时钟_config.c'的源文件...

最好提供有关如何使用PLLRAWCLK或SYS_CLK设置FSI的提示。

您好Markus：

我正在研究这件事，不久将与您联系。

此致，
弗兰克

您好Markus：

我同意你的意见。 问题似乎是SYSCFG未生成配置时钟mux的代码，选择FSI功能时钟的输入。 因此，FSI功能时钟设置为25 MHz。

这对我来说似乎是一个软件错误。 我将跟进软件开发团队进行确认。

在调用fsis_looping_main()之前，我将此代码添加到main()，以获得正确的FSI功能时钟：

#include <drivers/soc.h>

SOC_controlModuleUnlockMMR(0, MSS_RCM_PARTITION0);
SOC_rcmSetPeripheralClock(SOC_RcmPeripheralId_CONTROLSS_PLL , SOC_RcmPeripheralClockSource_DPLL_CORE_HSDIV0_CLKOUT2, 400000000);
SOC_controlModuleLockMMR(0, MSS_RCM_PARTITION0);

您能知道这是否适合您吗？

此致，
弗兰克

您好，Frank，

它现在确实有效。 这对现在来说是好的。 谢谢你。

顺便提一下，我确实发现了另一个有关财政司法机构的问题。 例如，当我选择SYS_CLK作为FSI块的时钟源时，它得到一种印象(示例测量)，即时钟速度始终是输入时钟的1/2。 在SYS_CLK的情况下，它始终为100MHz。 这与预分值无关。 请您仔细检查一下吗？ 在我看来，实际的文件在这方面有些模糊。 通过阅读文档，我得到的印象是TxClk预校准器是在选择时钟源之后，无论是PLLRAWCLK还是SYS_CLK。 现在我想预分频器只是在PLLRAWCLK选择之后，而不是在SYS_CLK之后，在我们的情况下是200MHz。

巴西

Markus

您好Markus：

我正在与一位同事联系，以帮助解决计时问题。

此致，
弗兰克