我正在执行设计分析、并正在寻找 有关 PLL 电流消耗的更多详细信息。 此设计具有滤波的 PLL 电源-从 VCC 电源滤波。
数据表(SPNS162C)的表中包含第5.7节中的 VCC + VCCPLL 电流(我假设已添加)。
是否能够仅在相同条件下为 VCCPLL 获取电流。 或者、VCCPLL 电流与输入和输出时钟频率间的关系图很好。
我认为,我还在这个论坛上看到了关于去耦建议的提及。 但是、没有比建议每个电源引脚使用一个0.1uF 电容更详细的信息了、我认为这也在数据表中。 但是、如果在过渡期间创建了任何 TI 指导文档、您能否指出此类文档的位置?
感谢你的任何帮助