This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LC4357:如果两个主器件总线访问 EMIF、会发生什么情况?

Guru**** 2468610 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1104269/tms570lc4357-what-will-happen-if-two-master-bus-access-emif

器件型号:TMS570LC4357

大家好:

   在我的项目中、有两个存储器件 SDRAM 和 MRAM 通过 EMIF 连接到 CPU、并具有两个不同的"芯片选择"。

   问题如下:

   当我通过 DMA 访问 SDRAM 中的 buf、同时 CPU 访问 MRAM 中的 buf 时。  现在会发生什么情况?  是否会出现故障? 例如 ESM、硬件故障?

祝你万事如意

锂离子电池

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    CPU 互连子系统上的所有总线主控(例如 CPU、DMA、HTU 等)有一个到 EMIF 从器件的点对点连接。 CPU 互连子系统 使用 一个循环优先级机制来仲裁从多个总线主控(CPU、DMA 等)到总线受控的访问。

    CPU 互连子系统包含超时计数 器、用于计算从器件接受主器件请求所需的时间量、以及计算从器件接收到的请求到从器件响应所需的时间量。 当请求到接受计数器或接受到响应计数器由从器件终止时、超时
    错误被置为 ESM (ESM 1.92)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回答 QJ。  

    我在  TRM 中发现了一些与 SCMIAERR1STA 和 SCMIAERR0STAT 等相关的超时问题 但是、我如何使用该函数? 或者、我应该将该函数放在项目中的哪个位置? 请提供一些演示代码吗?

    2.此超时错误是否会导致数据中止?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [~ userid="487390" url="/support/microcontrollers/arm-based microcontrollers-group/arm-based microcontrollers/f/arm-based microcontrollers-forume/1104269/tms570lc4357-how-dure-fy-two-maer-bus-access-EMIF/4095039#4095039"]2. 此超时错误是否会导致数据中止?

    不会生成数据中止

    [引用 userid="487390" url="~/support/microcontrollers/arm-based microcontrollers-group/arm -based-microcontrollers/f/arm -based-microcontrollers-forum/1104269/tms570lc4357-how-se-dure-if-two-maer-bus-access-emif/4095039#4095039"]您可以提供某些演示/代码[引用]

    我没有任何演示代码。  SCMIAERR0STAT 记录接受命令请求到命令的超时错误、SCMIAERR1STAT 记录命令请求到命令响应的超时错误。 如果发生任何超时错误、您可以增大阈值。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    '当阈值比较块触发一个超时错误时、此错误将被发送到 ESM 模块、从而导致一个到 CPU 的中断异常。'

      中断异常的含义是什么?  中断异常是  异常还是  中断?

    2."ERROR will be sent to the ESM"哪个 ESM 通道将被接收? 通道91 SCM 是否超时?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [~ userid="487390" url="支持/微控制器/基于 ARM 的微控制器组/基于 ARM 的微控制器/f/基于 ARM 的微控制器-forum/1104269/tms570lc4357-how-re会 发生-如果-两个主-总线-访问- EMIF/4095044#4095044"]1  中断的含义是什么?  中断异常是  异常或  中断?[/引用]

    组1错误具有可配置的中断响应和可配置 的错误引脚行为。  如果被启用、它将生成 ESM 高电平或低电平中断。

    [~ userid="487390" url="支持/微控制器/基于 ARM 的微控制器组/基于 ARM 的微控制器/f/基于 ARM 的微控制器-forum/1104269/tms570lc4357-how-dure-fy-two-maer-bus-access-EMIF/4095044#4095044"]2。 "ERROR will be sent to the ESM"哪个 ESM 通道将被接收? 通道91 SCM 是否超时?[/报价]

    是的、它是 ESM 1.91