• 状态
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 449 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM2432：GPMC DMA

admin
Guru**** 2524550 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1096497/am2432-gpmc-dma

器件型号：AM2432

大家好、

我的客户对 GPMC 有如下问题。  

  1. 在 DMA 包装设置中、当 GPMC 设置为递增(非包装) CSI 时、当16位/16字节猝发写入和128字节写入时、GPMC_AD 输出将会发生什么情况？ (以下哪三项？)
    1. 每个突发写入周期、有效地址变为相同地址
    2. 每个突发写入周期、有效地址变为+16字节地址
    3. 以上均不是
  2. 当 GPMC_WAIT 引脚有效时、CYCLETIME 计数器和 GPMC 设置值之间的关系是什么？
    1. 当 CYCLETIME 计数器处于冻结状态时、是否准确地说 RDACCESSTIME、WRACCESSTIME、PAGEBURSTACESSTIME 受到影响？ 或者、当 CYCLETIME 计数器处于冻结状态时、CSONTIME 和 CSOFFTIME 是否也会受到影响？

此致、

Mari Tsunoda

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    客户更新了问题、使其更具体。 请阅读以下内容。 保留上述问题以供参考(无需回答)。

    1. 我们将 GPMC 用于多路复用地址数据16位器件。
      到连接到 CPU 外部的 FPGA 的 FIFO 或内部存储器的包装和递增突发传输。
      如果 DMA 设置被打包并且 GPMC 设置递增、那么当 DMA 被传输到 GPMC 地址时、GPMC 输出地址是否递增？
    2. 随附文件中的设置和时序图是否正确？
      CS0 -同步单读访问
      CS0 -同步单次写入访问
      3. CS1 -同步突发读取访问
      CS1 -同步猝发写访问

    e2e.ti.com/.../Reference.xlsx

    此致、

    Mari Tsunoda

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Tsutnoda-San、

    通常、在同步写入/读取情况下、GPMC 地址锁存阶段仅在每个 GPMC 突发开始时发生、并且每次出现在总线上时(例如、ATTACHDDEVICEPAGELENGTH * deviceSize)字节递增 8x 16位字= 16字节、0x10地址增量)。
       
    如果配置、则在 GPMC 读/写突发周期的地址阶段、ADVn 信号将脉冲。 我看到您不使用它、但它可能是一个有价值的调试信号。
       
    我已经查看了设置和时序图。
       
    BAASEADDRESS   20h   和21h
       这些基地址位字段必须更改为10h 和11h、以匹配 AM243x @ 0x50000000上 GPMCdata 空间的基地址。
       
    完成   1   1
    WAITWRITEMONITORING   1    
    WAITMONITORINGTIME   0b00   0b00
       对于猝发写入、等待监视支持限制为 WaitMonitoringTime 值>0。 FPGA 应在写访问前至少等待 GPMC 1个 FCLK 周期-不要在与访问相同的 FCLK 时钟周期内等待。 等待仍需要满足设置时间、然后再使用 CLK 边沿来锁定它。
       请参阅数据表表7-52。 GPMC 和 NOR 闪存时序要求—同步模式注释3.
       请参见 TRM 12.3.3.4.7.3.1.4同步写入访问期间的等待监控
       
    此致、
    标记

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mark、您好！

    感谢您的回复。

    他们有几个后续问题、如下所示。

    关于 BASEADDRESS 10h 和11h、TRM 12.3.4.12 GPMC 存储器区域的 GPMC0_DATA (=0x2000_0000)错误。 我们必须看到 TRM 2.1主域存储器映射的 GPMC0_DATA (=0x5000_0000)。
    我的理解是否正确？

    2. 地址在总线上是否正确显示为 GPMC_AD (A)(下图)？

    此致、

    Mari Tsunoda

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mark、您好！

    对此进行了任何更新？

    此致、

    Mari Tsunoda

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

    1.正确。 感谢您指出 TRM 12.3.4.12 GPMC 存储器区域错误。

    请参阅表2-1。 主域内存映射

    GPMC0_DATA 0x050000000 0x057FFFFFF 128 MB

    不、我认为地址应该像 GPMC_AD (b)图片那样输出。 每个 GPMC 突发开始时会出现一个不同的地址。

    此致、
    标记