您好!
在 ADC 寄存器 ADCCTL 中、我找到了一个名为"ADC_CTL_DITHER "的位;我不确定是否要设置它。
->手动除法:"当使用 ADC 模块采集多个连续样本时、应启用 DITHER 位。"
您是否知道电气效果/有哪些好处? 是否会对 U_REF 进行 staliz化?
此致、
Tobi
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
在 ADC 寄存器 ADCCTL 中、我找到了一个名为"ADC_CTL_DITHER "的位;我不确定是否要设置它。
->手动除法:"当使用 ADC 模块采集多个连续样本时、应启用 DITHER 位。"
您是否知道电气效果/有哪些好处? 是否会对 U_REF 进行 staliz化?
此致、
Tobi
您好!
我没有看到这个位被使用、并且没有 API 来启用这个特性。 实际上、这是我第一次遇到此功能。 我对抖动的理解是提高量化噪声性能。 换言之、抖动用于通过在转换前向模拟信号添加噪声来最大程度地降低 ADC 量化噪声的影响。 如果 ADC 为您提供精确的转换 、我建议您不要使用此位、因为我不知道抖动在输入频率范围内的影响以及采样输入的频率。 如果您真的想对其进行实验、则需要手动写入寄存器、因为 TivaWare 中没有 API。
启用抖动
ADCCTL 寄存器中的 DITHER 位用于降低 ADC 采样中的随机噪声并保持
在第1389页的表24-33中定义的额定性能限值内的 ADC 操作。 时间
通过 ADC 模块采集多个连续样本、应启用中的 DITHER 位
ADCCTL 寄存器以及 ADC 采样平均控制中的硬件平均值计算
(ADCSAC)寄存器。 复位时、DITHER 位默认被禁用。
下面的文章对抖动也很有帮助。
https://www.mwrf.com/technologies/components/article/21846556/reducing-adc-quantization-noise