[参考译文] TMS570LS3137：对 SDRAM 的未对齐访问

尊敬的  Christian：

TMS570LS3137器件没有缓存。 可高速缓存不适用于此器件。  

您可以使用正常模式。  

您好 QJ。

如果使用可缓存、会发生什么情况？ 因为未对齐的写入会起作用。 (对于紧凑结构来说很棒)

谢谢你

BR

Christian

是的、我知道。 但是、如果我将存储器配置为 "可高速缓冲"、会发生什么情况？ 因为这样、未对齐的访问就会起作用！

从 ARM 文档中可以清楚地看出、只有 Normal Memory 类型 属性支持未对齐的访问。

Cortex-R4和 Cortex-R4F 技术参考手册中 AXI 访问对存储器系统的影响 包含：

[引用]但是、器件和严格排序的存储器始终不可高速缓存。 此外、对器件或严格排序存储器的任何未对齐访问都会生成对齐故障、因此不会导致任何 AXI 传输。 这意味着本章给出的访问示例绝不会显示对器件或严格排序存储器的未对齐访问。

  ARM v7-M 架构参考手册(ARM DDI 0403E.d)中的 A3.4.5正常存储器部分包含：

[引用]正常存储器功能强大、这意味着它具有以下属性：
•可以支持未对齐的访问。[/QUERP]

 由于 TMS570LS3137没有高速缓存、因此认为 EMIF 的 MPU 区域访问控制需要根据 Cortex-R4和 Cortex-R4F 技术参考手册中的以下内容将 TEX[2：0]、C 和 B 编码配置为"外部和内部不可高速缓存"和"正常"：

我尚未将上述设置跟踪到 HALCoGen GUI 配置选项。

你(们)好。

感谢您的详细回答。

这是否也适用于内部 RAM？