• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 166 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LC4357-EP：关于 L2RAMW 的地址奇偶校验覆盖

admin
Guru**** 2478765 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1041206/tms570lc4357-ep-regarding-address-parity-override-of-l2ramw

器件型号：TMS570LC4357-EP

您好！  

这是有关 L2RAMW 的 ESM3.15和地址奇偶校验覆盖的问题。


为了验证 ESM3.15的通知、我们根据 SPNU563A 的8.3.1节创建了以下测试代码。

测试代码：
易失性 uint32 * ramtest = 0x08000000；
易失性 uint32 bakRAMCTRL；
volatile uint32 tmp；
* ramtest = 0x12345678；
bakRAMCTRL = l2ramwREG->RAMCTRL；
l2ramwREG->RAMCTRL =(bakRAMCTRL & 0xF0FFFFFFU)|(0xAU << 24)；
tmp =* ramtest；
l2ramwREG->RAMCTRL = bakRAMCTRL；

每个状态寄存器：
μ・ESM
ESMSR1：0x00000000
ESMSR2：0x00000080 (ESM 2.7)
ESMSR3：0x00008000 (ESM 3.15)
ESMSR4：0x00000000
ESMSR7：0x00000000
・L2RAMW
RAMERRSTATUS：0x00008100 - CPEOI (15)& PACE (8)


执行此测试代码时生成了 ESM3.15和 ESM2.7。
MCU 的这种运行是否正确？(为何生成 ESM2.7？)

谢谢、

好的。

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    [引用 userid="408391" URL"~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1041206/tms570lc4357-ep-regarding-address-parity-override-of-l2ramw 当执行此测试代码时、会生成 ESM3.15和 ESM2.7。
    MCU 的这种运行是否正确？(为什么生成 ESM2.7？)[/QUERP]

    您好！

     我看不到您的代码序列有问题。  我想、在对 ESM2.7进行诊断时、也会检测到命令字节上的奇偶校验错误、从而导致 ESM2.7。

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Charles-San、

    感谢您的支持、我们还有一个关于 L2RAMW 中 RAMERRSTATUS 的 CPEOI(15)的问题。

    关于 L2RAMW 的 IDLE 命令、是否有说明文档的详细信息？ 请告诉我。

    谢谢、

    好的

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Kobori-San、

     我不确定我们是否会在这里了解过多细节。 L2RAMW 是一个带有 OCP 总线接口的 RAM 包装程序控制器模块。 有关  OCP 规格、请参阅 www.accellera.org/.../files。 在该总线协议中、有一个具有以下编码的 MCmd 信号。 主器件(如 CPU)将在转换后承载此信号。 我说转换后的原因是 Cortex-R5具有本机 AXI 总线接口。 首先是从 AXI 到 OCP 的转换。 MCmd 信号向从设备(例如 L2RAMW)指示主设备要传输的事务类型。 当主器件未向从器件发送任何命令时、它将以空闲状态进行指示。 将 L2RAMW 置于强制奇偶校验错误测试时，它还会在总线空闲时检测总线上的奇偶校验错误。 我希望我不会给出太多的设计细节。  

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Charles-San、

    感谢您的支持。

    此致、

    好的