お世話になります。μ A
標記のTM4C1294KCPDTI3を使用した製品の設計中ですが、ハードリセットに付き確認したいです。μ A
・(RST)端子によるリセットではなく、パワーオンリセットは可能でしょうか？タイミング等、どこかに記載がありますでしょうか？
・(RST)端子を利用したハードリセットの仕様に付き、確認したいのですが、パルス幅の規定等、どこかに記載がありますでしょうか？
お忙しいところ恐縮ですが、ご回答のほどお願い致します。μ A
以上です。μ A
您好！
有关详细信息、请参阅数据表中的 POR 和 nRST。
5.2.2.3外部生成的上电复位(POR)
注意：JTAG 控制器可通过上电复位或将 TMS 引脚保持为高电平来复位
5个时钟周期。
在一个外部生成的 POR 期间、内部上电复位(POR)电路监控电源
电源电压(VDD)、并在时向包括 JTAG 在内的所有内部逻辑生成复位信号
电源斜坡达到阈值(VPOR)。 如果是特定电压、则复位不完成
不符合"电气特性"章节中定义的参数。 对于那些应用
需要使用外部复位信号来保持微控制器处于复位状态的时间比内部复位时间长
POR、RST 输入可被使用、如第223页的"外部 RST 引脚"中所述。 保持该引脚
即使发生上电复位、处于活动状态也可以防止初始化过程开始。
这在电路内测试和其他需要延迟运行的情况下非常有用
直到外部监控器释放为止。
上电复位序列如下：
微控制器等待内部 POR 变为无效。
2.内部复位释放、内核执行器件的完全初始化。 时间
完成后、内核从存储器加载初始堆栈指针、初始程序计数器、
和程序计数器指定的第一条指令、然后开始执行。
内部 POR 仅在微控制器初始上电时、当微控制器上电时才有效
从休眠状态中唤醒、当 VDD 电源降至其定义的工作限值以下时。 请
有关确切值的信息、请参阅"电气特性"一章。 上电复位
时序如第1826页的“电源和欠压”所示。
5.2.2.4外部 RST 引脚
当外部 RST 管脚被置为有效时、它根据启动一个系统复位或者加电复位
已在复位行为控制(RESBEHAVCTL)寄存器中配置的内容。 如果 EXTRES
RESBEHAVCTL 中的位域设置为0x3、然后仿真完全初始化将在 RST 上开始
断言。 如果这些位被编程为0x2、则发出系统复位信号。 当 EXTRES 被置位时
写入0x0或0x1时、外部 RST 管脚在有效后执行默认操作、即
发出完整的仿真 POR。
配置为生成上电复位的外部复位引脚(RST)将复位微控制器
包括内核和所有片上外设。 外部复位序列如下：
外部复位管脚(RST)在 TMIN 规定的持续时间内有效、然后失效
(参见第1831页的“复位”)。 这将生成一个内部 POR 信号。
2、微控制器等待内部 POR 变为无效状态。
3.内部复位释放，内核执行器件的完全初始化。 时间
完成后、内核从存储器加载初始堆栈指针、初始程序计数器、
和程序计数器指定的第一条指令、然后开始执行。 请参阅
在第1831页上选择“复位”，以获取内部复位失效时间。
配置为生成系统复位的外部复位引脚(RST)将复位微控制器
包括内核和所有片上外设。 外部复位序列如下：
外部复位管脚(RST)在 TMIN 规定的持续时间内有效、然后失效
(参见第1831页的“复位”)。
2.内部复位释放、内核从存储器加载初始堆栈指针、即初始堆栈指针
程序计数器和程序计数器指定的第一条指令、然后开始
执行。
注意：建议 RST 信号的走线应尽可能短。 更好
确保将连接到 RST 信号的任何组件放置在靠近微控制器的位置
进行比较。
如果应用仅使用内部 POR 电路、则必须将 RST 输入连接到电源
通过一个可选的上拉电阻器(0至100K Ω)供电(VDD)、如第224页的图5-1所示。
RST 输入具有滤波功能、需要最小脉冲宽度才能使复位脉冲变为
请参阅第1831页的表27-14。
为了提高抗噪性能和/或延迟上电复位、可以将 RST 输入连接到
RC 网络、如第224页的图5-2所示。 如果应用需要使用外部
复位开关、第224页的图5-3显示了要使用的正确电路。 在图中、RPU 和
C1元件定义了上电延迟。 外部复位时序如图所示
27-11第1832页。
