[参考译文] TMS570LC4357：连续转换模式下的 ADC 采样率比单次转换慢

您好！

在连续模式下、 每次代码 从结果存储器中读取转换结果时计数器都会递增。 如果您在 ISR 中读取转换结果、测量值可能不准确。

我使用 DMA 读取转换结果。 当我将 ADG1DMACR 配置为 G1_DMA_EN 或 DMA_G1_END 时、没有 DMA 传输。 但我配置 DMA G1_BLK_Xfer DMA 传输开始。 即使我更改 了 G1_blocks 计数、DMA 帧传输计数也始终相同。 并且必须将  ADG1MODECR 中的 OVR_G1_RAM_IGN 位置位、以开始 DMA 传输。
 
在我的情况下、哪些因素会延长这段时间？ DMA 读取 ADC 结果的存储器速度不能足够快、或者 ADC 不能生成 DMA 请求正确的时间？

OVR_G1_RAM_IGN 默认被清除、ADC 不会覆盖 G1结果存储器的内容。 我认为新的 ADC 转换数据出现时 DMA 传输尚未完成。  

请尝试更长的采样时间、以检查您的测量结果是否正确。

gioTogleBit (..) 函数调用将花费50个 CPU 时钟周期。 如果 GCLK 为300MHz、此函数需要1667ns、这是 ADC 采样时间的两倍(800ns)。

如前所述、递减计数器从 G1_blocks (设置中为64)开始递减计数、每次 代码从 FIFO 读取转换结果时递增。 每当计数器从+1转换为0时、就会生成 DMA 请求。  

当 ADC 完成64次转换后、将产生 DMA 请求、同时还将产生阈值中断。 ADC 处于连续转换模式、因此转换继续进行

如果 ADC 在 DMA 必须从 FIFO 读取第一个转换结果之前再转换一个通道、 计数器将递减到-1。

3. DMA 开始逐个读取转换结果， 每次 DMA 读取的计数器都会递增

4、如果 ADC 在计数器为1时写入另一个转换结果、计数器从+1转换为0、这将触发另一个 DMA 请求和阈值中断、尽管自上次生成 DMA 请求和阈值中断以来尚未进行64次转换。

这就是为什么我要求您在测量中使用更长的采样时间。  

我建议您使用单个转换序列、该序列会使用支持的多个触发选项之一定期触发。

我认为您的计算具有额外的零。 如果该函数需要50个 CPU 周期、则需要166.7ns。 我确信这个函数不会影响我的测量方法、即使我在800ns 周期发生的 ADC 转换结束中断中调用它也是如此。