Other Parts Discussed in Thread: EK-TM4C1294XL
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TM4C129ENCPDT Thread 中讨论的其他器件：EK-TM4C1294XL
您好、专家
我的客户在器件上的 ADC 结果有问题、详情如下：
我们最近将外部稳压器的基准电压切换为上述 Tiva 上的内部基准电压。 现在、我们最多可以在对 ADC 通道进行采样时看到2.97V 的值。 我们从数据表中得知、使用内部时会出现压降、但它并未列出压降的多少。 0.3V 压降是否合理？
我要求提供以下信息：
- IC 的 VDDA 和 VDD 上的电压是多少？
- 您施加到 ADC 输入端的最高 Vin 是多少？
- ADC 是配置为单端操作还是差分操作？
- 您以何种 ADC 采样率运行？
以下是客户的回应：
" VDDA 和 VDD 均为3.32V。 对我们 SW Guy 提出的其他问题的回答：
使用差分时、采样率为满。 以下是 TI API 调用：
ADC_CTL_D 选择扩散。
MAP_ADCSequenceStepConfigure (ADC0_BASE、SAMPLE_SEQ_NUM、0、
ADC_CTL_CH0 | ADC_CTL_D | ADC_CTL_IE | ADC_CTL_END)；
ADC_CLOCK_RATE _FULL 表示以全速率采样。
ADCClockConfigSet (ADC0_BASE、ADC_CLOCK_SRC_PIOSC | ADC_CLOCK_RATE_FULL、1)；
还有过采样率。 我们使用的最高值是64。
MAP_ADCHardwareOversampleConfigure( ADC0_BASE，64)；
"
如果您有任何进一步调试此问题的建议、请告诉我。
此致、
Jim B
