This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、TI Devs、
MAP_CS_initClockSignal (CS_MCLK、CS_DCOCLK_SELECT、CS_CLOCK_DIVIDER_1);
选择后、通过 CCS 加载新程序的后续尝试会失败、并显示以下错误:
CS_DAP_0:连接到目标时出错:(错误-614 @ 0x0)目标表示之前的 SWD 请求存在错误条件。 清除错误条件、然后重试 SWD 请求。 (仿真包8.4.0.00006)
发生错误时、只需拔下并重新插入 USB 电缆即可解决问题。 使用 DCOCLK 源完全避免了这个问题。 您可以看到低速 MCLK 代码(注释掉)和高速 MCLK 代码、从而避免了以下问题:
/*将 MCLK 初始化为 REFO (32kHz)会导致错误,请使用 DCO 3MHz 源*/ MAP_CS_initClockSignal (CS_MCLK、CS_DCOCLK_SELECT、CS_CLOCK_DIVIDER_1); // map_CS_initClockSignal (CS_MCLK、CS_REFOCLK_select、CS_clock_divider); /*将 SysTick 配置为在16000时触发。 * MAP_SysTK_enableModule(); MAP_SysTK_setPeriod (1500000); /* 0.5秒(带高速时钟)*/ // map_SysTick _setPeriod (16000);// 16000 .5 sec w 低速时钟 MAP_SysTK_enableInterrupt ();
由于上一个问题中的同步问题已接近3年以上、我想问一下这个后续问题、看看是否有任何我没有的修复? 我已经对 CCS 进行了所有最新更新、但如果这对我的 Linux 有任何影响、我现在就在 Linux 上。 此电路板为 MSP EXP432P401R 版本2.1 (红色)
很抱歉在问题的第一部分发布错误的时钟。 例如、当`reFOCLK`被用作源时
MAP_CS_initClockSignal (CS_MCLK、CS_REFOCLK_SELECT、CS_CLOCK_DELUGER_1);
随后尝试同步失败的错误。 当使用高频率 DSOCLK 时、没有同步问题。 我已经使用所有时钟源完成了许多后续示例、并可以验证此错误。 当程序将 MCLK 保持在低频率时、所有后续的同步尝试都将失败、直到拔下并重新插入 USB 电缆为止。
感谢您确认问题。 如果是硬件问题,那么没有什么可以做的。 只要您知道问题存在、拔下并重新插入电缆以恢复同步就不会出现任何问题。 尝试同步并弹出错误有点令人不安。
也许可以在 CCS 中的 MSP432错误消息中添加注释、其效果如下:
"如果 MCLK 设置为低频时钟、请拔下/重新插入电缆、然后重试。"
快速轻松地通知用户。 再次感谢您的测试。