[参考译文] TMS570LS0432：关于 CPU 硬件的安全

如果需要定期 STC 自检和 PBIST、请与您的评估员核实。 在大多数用例中、在引导时一次性执行就足够好了。 之后、用于 SRAM 的 CPU 锁步和 ECC 逻辑将执行连续诊断。  

对于锁步内核、第二个内核持续执行与主内核相同的指令/代码、并且每个内核的输出通过内核比较模块(CCM-R4F)持续比较。  锁步诊断在加电复位后持续运行。 如果两个内核中的一个出现故障、则诊断(比较)将捕获此故障。 此外、代码执行被延迟2.5个周期来提供时间多样性、并且内核彼此翻转和旋转以提供物理多样性、并且每个内核都有一个专用的电源环来提供功率多样性。 这一概念经过了深思熟虑、许多认证实体已经审查并已被广泛接受。  

在复位后 CPU 运行的第一个周期内、有必要执行一个短初始化代码、此代码将所有 CPU 寄存器设定为一个已知状态。 (  _coreInitRegisters_())

关于 PBIST、在启动时一次性执行证明了整个 RAM 的完整性。 在应用程序运行期间、SECDED 接管为活动诊断并防止/通知 RAM 出现的任何问题。 请注意、PBIST 不是设计为定期运行、因为它是一个破坏性测试。 需要在 sys_startup.c (_coreEnableRamEcc_())中启用 SRAM 的 ECC。

黄你好、

TMS570芯片架构和故障报告的基础是将 nERROR 引脚置为有效、以便通知外部系统并采取适当的操作。 在许多情况下、我们假设将进行复位以校正可能导致故障的任何瞬态故障、因此 nERROR 的置位旨在为此向外部发出信号(因此 HFT = 0)。