Other Parts Discussed in Thread: TM4C1294KCPDT
您好!
客户使用具有16MHz 晶体的 TM4C1294KCPDT 来使用 ADC。 他们想知道系统时钟频率(Fsysadc)的容差是多少。 他们在数据表中找到了下表、但没有关于最小值和最大值的说明。 你能告诉他们吗?

谢谢、此致、
Hideaki
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: TM4C1294KCPDT
您好!
客户使用具有16MHz 晶体的 TM4C1294KCPDT 来使用 ADC。 他们想知道系统时钟频率(Fsysadc)的容差是多少。 他们在数据表中找到了下表、但没有关于最小值和最大值的说明。 你能告诉他们吗?

谢谢、此致、
Hideaki
尊敬的 Bob:
我很抱歉打断我。 我是直接与客户联系的人。 请允许我补充并再次确认。
[引用 userid="96819" URL"~/support/microcontrollers/other/f/other-microcontrollers-forum/990927/tm4c1294kcpdt-what-s-the-tolerance-of-system-clock-frequency-with-adc-operation/3681578 #3671578"> ADC 无法分辨时钟源的差异。 您是否遇到 ADC 问题? 如果您在16MHz 而非17.6MHz 下运行 ADC 时看到不同的结果、则可能是采样时间。[/QUERP]问:我是否正确理解了16MHz 的+/-10%容差系统时钟频率同时适用于 PISOC (内部振荡器)和 MOSC (外部时钟源)、因为 ADC 无法识别时钟源的差异?
目前、我们在测量结果方面没有遇到任何问题。 我们的客户正在从 LM3S2U93迁移到 TM4C1294KCPDT。 为了定义产品规格文档、他们要求提供有关系统时钟频率(Fsysadc)容差的信息。
在 LM3S2U93数据表中、"25.8.5主振荡器规格"表示"如果使用 ADC、则当 PLL 被旁路时、晶振基准必须为16MHz±0.03%"。
客户将一个16MHz 晶体用于 TM4C1294KCPDT 的 MOSC。 从 TM4C1294KCPDT 数据表中的"15.3.2.7模块计时"中、我了解到 ADC 时钟源可以从三种类型中进行选择:分频 PLL VCO、16MHz PSoC 和 MOSC。
如果在使用 ADC 时有另外一个关于到 MOSC 的外部晶振输入的容差的规定、我想表达一下。
此致、
还不错
它适用于 PIOSC。 对于 MOSC、它可以更大。 限制不是 ADC、而是 PIOSC 或 MOSC 的规格。
[引用 userid="402494" URL"~/support/microcontrollers/other/f/other-microcontrollers-forum/990927/tm4c1294kcpdt-what-s-the-tolerance-of-system-clock-frequency-with-adc-operation/3682972 #3682992"]客户使用16 MHz 晶体作为 TM4C1294KCPDT 的 MOSC。 从 TM4C1294KCPDT 数据表中的"15.3.2.7模块计时"中、我了解到 ADC 时钟源可以从三种类型中进行选择:分频 PLL VCO、16MHz PSoC 和 MOSC。没错。
[引用 userid="402494" URL"~/support/microcontrollers/other/f/other-microcontrollers-forum/990927/tm4c1294kcpdt-what-s-the-tolerance-of-system-clock-frequency-with-adc-operation/3682972 #3682992"]如果在使用 ADC 时有另一项关于外部晶体输入到 MOSC 的容差的规定,我想转达这一点。实际上是的、当使用外部晶体生成 ADC 时钟时、其速度可高达25MHz。 使用 PLL 时、速度可高达32MHz。 请参阅 数据表的第15.3.2.7节。