[参考译文] TMS570LS1114：DMA 和 CPU 总线仲裁

您好 Arshhad、

如果软件 DMA 请求和 CAN DMA 请求使用相同的 DMA 通道、则 CAN DMA 请求将被捕获到请求缓冲区中、并在软件 DMA 请求完成后提供服务。

2.如果它们使用不同的通道，映射到较低 DMA 通道的请求具有较高的优先级。 如果用于软件请求的 DMA 通道(例如 CH0)低于 CAN DMA 请求(例如 CH5)、则在 CH0处的软件请求完成之前、不会处理 CH5处的 DCAN DMA 请求。

如果软件请求通道(例如 CH5)高于 DCAN 请求(CH0)、当 DCAN DMA 请求被触发时、CH5上的软件 DMA 将被仲裁、直到 DCAN DMA 请求完成。

您好 Arshhad、

我很抱歉对你的问题有误解。 我想您也可以使用 DMA 将数据从一个 SRAM 地址复制到另一个 SRAM 位置。  

为了回答您的问题、我在另一个主题中引用 Sunil 的评论：

Hercules 器件架构旨在最大限度地减少这些仲裁条件。 CPU SRAM 互连被设计成只有当 CPU 和 DMA 在同一周期内访问同一个64位地址时、一个仲裁条件才存在。 在极少数情况下、CPU 和 DMA (或其他总线主控)在同一周期内访问相同的64位 SRAM 位置、读取访问将被一个 CPU 时钟周期延迟、以允许写入访问首先完成。

通常情况下、对可用 SRAM 进行分区、这样就不会发生类似的仲裁条件。 DMA 控制器确实提供了几个中断条件、CPU 可以使用这些中断条件来避免运行在您描述的情况下：帧传输完成、最后一帧传输开始、半块传输完成、块传输完成。