尊敬的 TI 团队:
对于 TMS570LS0432的 EMS 组2和3内存错误、您可以帮助我解答问题吗?
组2通道6和8与 RAM 偶数组(B0/1TCM)相关-不可纠正的错误
组3通道3和5与 RAM 偶数组(B0/1TCM)相关- ECC 不可纠正的错误
有什么区别?
我尝试从已初始化的 RAM 中读取数据并获得组3标志。 提到组2标志是什么意思?
提前感谢、
Dmitry
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 TI 团队:
对于 TMS570LS0432的 EMS 组2和3内存错误、您可以帮助我解答问题吗?
组2通道6和8与 RAM 偶数组(B0/1TCM)相关-不可纠正的错误
组3通道3和5与 RAM 偶数组(B0/1TCM)相关- ECC 不可纠正的错误
有什么区别?
我尝试从已初始化的 RAM 中读取数据并获得组3标志。 提到组2标志是什么意思?
提前感谢、
Dmitry
您好!
组2 (通道6/8)是冗余地址解码错误;但组3 (通道3/5)是 ECC 错误。
SRAM 包装程序包括一个检查地址解码逻辑中错误的诊断。 该诊断在锁步中实现了地址解码逻辑的检查器副本、以功能地址解码逻辑为单位。 SRAM 包装程序包括比较器逻辑来检测两个地址解码器的输出差异。 任何检测到的不匹配将被信号发送给 ESM (组2)并且地址将被捕捉到一个本地寄存器。 复位后、冗余地址解码逻辑诊断被激活。
片上 SRAM 由 SECDED ECC 诊断支持。 它由一个64位宽的数据总线接口(BTCM0或 BTCM1)连接至 Cortex-R4F CPU。 在这个 SECDED 机制中、一个8位代码字 被用来存储在64位数据总线上计算出的 ECC 数据。 用于 BTCM SRAM 访问的 ECC 逻辑位于 Cortex-R4F CPU 内。 所有 BTCM 事务在数据有效载荷上都具有 ECC。 ECC 评估由 CPU 内的 ECC 控制逻辑完成。 该方案对 CPU 和 SRAM 之间的传输提供端到端诊断。 可以将错误配置为导出到 ESM (组3)。