[参考译文] TMS570LC4357：SRAM 的 EMIF 性能

admin

Other Parts Discussed in Thread: TMS570LC4357

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/905741/tms570lc4357-emif-performance-for-sram

器件型号：TMS570LC4357

我想在 TMS570LC4357上使用一个非常快的8-10ns 异步 SRAM、并希望获得最高性能。

与异步存储器(像 VCLK3一样为150MHz)配合使用的最大 EMIF CLK 是多少？ (对于 SDRAM、我假设它是100MHz)

在数据表的表6-36：EMIF 异步存储器开关特性中、使用了以下符号
RS -->读取设置
RST -->读取选通脉冲
RH -->读取保持
在脚注1中、它引用了范围的 SPNU563 (例如 RS[16-1]))
但在表21-29的 SPNU563中、值 Range vor R_Setup 0-F 减去一个周期

我假设在将异步 CONFIGURTION 寄存器中的 R_Setup、R_Strobe 和 R_HOLD 设置为0时、得到的时间是
Rs =1、RST=1和 Rh =1

另请参阅《海小安12月8日》2010年3月25日下午3时25分
e2e.ti.com/.../83030

我想如果不使用选通模式、时间就不会缩短。对吧？

在这种情况下、选通模式是否有助于提高 EMIF 性能？

5 年多前

0 admin 5 年多前

TI__Guru**** 2478765 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

你是对的。读取设置/选通/保持的最小 EMIF 周期为1。 CExCFG 中的值为 setup/STROBE /保持周期-1。 LC43x 的最大 EMIF 时钟为100MHz。 EMIF 时钟由 VCLK3驱动。

在选择选通模式下、CS 信号用作选通信号、仅在访问选通周期内有效。使用选择选通模式可以提高 EMIF 性能。

0 admin 5 年多前

TI__Guru**** 2478765 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 QJ、

我有一些问题需要澄清：

对于异步和 SDRAM 器件、LC43x 的最大 EMIF 时钟为100MHz？

(VCLK3的额定频率为150MHz、在表6-38 10ns (100MHz)中、用于同步存储器)、但对于异步、我在数据表中没有找到要求)

我特别问、因为只有当 HCLK 为100MHz 时、VCLK3上的100MHz 才会实现(这会降低整体性能)

2. SetUpTime tsu (EMDV-EMOEH)(表6-35中的第12号)(11ns)非常适合我们的应用。满足此要求的主要驱动因素是什么(高温、电压电平等)

此致、

0 admin 5 年多前

TI__Guru**** 2478765 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

1.是的、100MHz EMIF 时钟用于同步和异步逻辑。 EMIF_CLK 是外部同步存储器器件 EMIF 时钟的输出、但异步存储器件不需要时钟输入。同步存储器和异步存储器的数据/地址/控制信号与 EMIF 时钟同步。

由于 GCLK 必须是 HCLK 的整数倍、并且 HCLK 必须是 VCLKx 的整数倍、因此并不总是能够以其最大频率运行每个时钟。根据系统的不同、可通过最大化 CPU 频率、二级 RAM 接口、二级闪存接口或外设来获得最佳性能。

如果 GCLK 为300MHz、则实现的最大 EMIF 时钟为75MHz。

2.不确定哪一个是主驱动程序。

基于 Arm 的微控制器（参考译文帖）

基于 Arm 的微控制器（参考译文帖）(Read Only)

[参考译文] TMS570LC4357：SRAM 的 EMIF 性能