[参考译文] TM4C123GH6PM：ADC

在这种情况下、它不会对该序列进行第八次转换、只会进行5次转换。 如果该序列需要8个不同的采样、则只应在第八步设置 END 位。 但不要将样本数量与 FIFO 深度混淆。 序列0的 FIFO 深度也为8。 如果您将序列配置为5个样本、并在从 FIFO 读取任何值之前再次触发(重新启动序列)、它将继续填充、直到 FIFO 满8个值。

您是出于好奇而询问这些详细信息、还是试图弄清楚如何设置 ADC 转换器？ 如果是后者、则应使用 TI 提供的 TivaWare 驱动程序库。 这简化了寄存器详细信息。  C：\ti\TivaWare_C_Series-2.2.0.295\examples\boards\ek-tm4c123gxl\adc_udma_pingpong 中有一个高级示例、显示了如何配置计时器来定期启动 ADC 和 DMA 来读取结果并将其存储在 RAM 中。 序列的步骤是通过调用函数 ADCSequenceStepConfigure()来配置的。 若要配置序列0来转换 AIN0、AIN1和 AIN2、如下所示：

ADCSequenceStepConfigure (ADC0_BASE、0、0、ADC_CTL_CH0)；
ADCSequenceStepConfigure (ADC0_BASE、0、1、ADC_CTL_CH1)；
ADCSequenceStepConfigure (ADC0_BASE、0、2、ADC_CTL_CH2 | ADC_CTL_END | ADC_CTL_IE)；

请注意、属性 ADC_CTL_END 仅在最后一步中设置。 此外、我选择在通道2转换完成后启用中断请求。

当不使用 DMA 时，FIFO 的读操作通过函数 ADCSequenceDataGet ()来完成。 此函数和其他 TivaWare 函数在：C：\ti\TivaWare_C_Series-2.2.0.295\docs\SW-TM4C-DRL-UP-2.2.0.295.pdf 中进行了介绍。 它读取 FIFO 中的所有值、并将其存储在您提供的缓冲区中。 它返回读取的条目数。 您无需跟踪 FIFO 指针。 对函数 ADCSequenceOverflow()的调用将告诉您是否有 FIFO 溢出。

[引用 user="sonMEE"]假设设置了 SS0和 End2；在第一个触发条件下，我将收到3个样本，并且 HTPR 指针将增加到0x03。

[引用 USER="sonMEE]1)如果我没有读取它们、则第二个触发器将写入0x03-0x5、并且 HTPR 将被高级至0x6。 是否设置溢出标志？[/QUERP]

否

[引用 user="sonMEE"]2)是否将第3个触发器写入0x6、0x7、0x0并将高级 HTPR 写入0x1？ 这是唯一设置溢出标志的条件吗？

样本将写入0x6和0x7。 溢出标志将被置位并且 HTPR 将为0。 您将松开最后一个采样、而不是第一个采样。

感谢 Bob。