This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LC4357:MibSPI 模块时序

Guru**** 2477065 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/955217/tms570lc4357-mibspi-module-timing

器件型号:TMS570LC4357

我有两个关于时钟相位= 0时从模式下 MibSPI 时序的问题:

  • 第203F 页的数据表(表7-39和图7-23)将 SPICLK 周期时间定义为40ns。 这是否意味着由于时钟不确定性、SPICLK 无法在25MHz 的标称频率下运行? 如果它可以在25MHz 下运行、时钟误差的限制是什么?
  • 数据表的同一部分未显示 SPICLK 和 SPICSn 之间的任何时序要求。 是否不存在或它们只是缺失? 如果他们遗漏了什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Patrick:

    保证在-40至125度的温度范围内工作25MHz 或更低。 如果 SPI 被用作从器件、则有另外一个限制:SPICLK <= VCLK (从器件)/2

    2.数据表指定了 CS 建立时间和 CS 保持时间: tC2TDELAY、 tT2CDELAY

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 QJ、

    感谢您的快速回复。 但是,答案没有完全回答我的问题。

    如果存在时钟不确定性、您的答案是否意味着25MHz 下的运行、即使是兼容的 VCLK 也不能保证?

    2.数据表仅指定 了针对主控模式的 tC2TDELAY 和 tT2CDELAY 时序。 SCLK 和 CSn 之间的这些或不同的时序是否也适用于时钟相位= 0的受控模式?

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Patrick:

    tC2TDELAY 和 tT2CDELAY 只在主控模式下使用。 数据表中未定义这些参数。