Other Parts Discussed in Thread: TMS570LS1227
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS570LS1227 尊敬的 TI 专家：
我正在尝试了解内部非易失性存储(闪存)、组0 (主闪存)和组7 (闪存 EEPROM 仿真)的访问时间是多少。
在我们的系统中、闪存是在管道模式下使用的。
根据 TMS570LS1227的数据表(SPNS192B.pdf)、 闪存支持 PGE 管线模式中160MHz 的最大 CPU 时钟速度、具有一个地址等待状态和三个数据等待状态。
根据 E2E 论坛上的一篇文章，特别是 Vivek Singh (
)的回复，访问时间为：
闪存访问时间=(等待状态数)*(CPU 周期)
因此、如果 CPU 以160MHz 的频率运行、3个等待状态将等于18.75ns 的闪存访问时间、或大约20纳秒。 由于闪存 EEPROM 仿真在管道模式中也有3个等待状态、因此访问时间应该相同。
这是闪存访问时间的正确值吗？
提前感谢您！
此致、
米哈伊尔
