• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 153 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C1294KCPDT：TI 建议在该模式下使用 EPI

admin
Guru**** 2555630 points
Other Parts Discussed in Thread: TIDM-TM4CFLASHSRAM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/964290/tm4c1294kcpdt-recommendation-from-ti-to-use-the-epi-in-the-mode

器件型号：TM4C1294KCPDT
主题中讨论的其他器件：TIDM-TM4CFLASHSRAM

你(们)好

TI 是否建议在"主机总线8/16模式异步多路复用读/写"´中使用 EPI？
在这种模式下、需要通过 EPI 的信号分频将地址存储在锁存器中。

在我们的电路板上、实施就像您的"TIDM-TM4CFLASHSRAM 参考设计"中的实施一样。
遗憾的是、此参考设计的数据可能已从 TI 网站中删除。
数据仍可在以下位置找到： www.electronicsdatasheets.com/.../TIDM-TM4CFLASHSRAM
对于 ALE 高电平，地址通过 LATCH 74*373A 或对于我们，地址通过74*573A，而对于 ALE 低电平，地址保持。

由于最大值的 E18的时间 图中标记为4ns 时、复用地址/数据信号在 ALE 高电平仍然发生变化。
在锁存器的输出端、根据地址旧、地址新和数据的星座、地址线路上存在短时毛刺脉冲。

这些干扰会导致我们使用的 SRAM 出现故障。

TI 是否提供了更新的参考实施、建议采用这种实施？

  • 0
    TI__Guru**** 2555630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Frederik、

     我自己进行了一些搜索、也在 TI.com 中找不到该参考设计。 不过、不知道原因。 我认为该参考设计是为特定的 SRAM 模块量身定制的。 如果您使用具有多路复用模式的不同 SRAM、则需要在计时方面进行一些调整、这并不奇怪。  

     下面的时序图使用 ALE 作为高电平有效来锁存地址。 我想您配置为使用 ALE 低电平来锁定地址。 您说 ALE 为低电平时、您将锁定地址、对吧？  我想如果地址在锁存器关闭之前稳定下来、那么您应该锁定正确的地址。 我真的不知道您所说的干扰是什么。 如果您的逻辑分析仪捕获显示了正确的时序与错误的时序、那么我会更清楚。 在任何情况下、您是否不会为 ALE 信号添加一些延迟来帮助解决这种情况？