[参考译文] TM4C129XKCZAD：EPIOS 总线

尊敬的 John：

[引用 user="John Smith2"]如果 EPIOS 是自计时系统还是执行某些线路(为了获得 EPIOS 总线的最佳性能)，则必须进入时钟输入(例如)，如果该 uController 和 FPGA 之间连接了时钟输入？

 EPI 模块支持的模式之一是通用模式、可为 FPGA 提供时钟。

下面是数据表的摘录。 有关详细信息、请参阅器件数据表。  

11.4.4通用模式
通用模式配置(EPIGPCFG)寄存器用于配置控制、
数据和地址引脚(如果使用)。 任何未使用的 EPI 控制器信号都可以用作 GPIO 或其它信号
备用功能。 通用配置可用于与 FPGA 的定制接口、
以及数字数据采集和传动器控制。
通用模式设计用于三种通用类型的使用：
■FPGA 和 CPLD 的超高速时钟接口。 三种大小的数据和可选数据
支持地址。 组帧和时钟使能功能可实现更优化的接口。
■通用并行 GPIO。 可以精确地写入或读取1到32个引脚
由 EPIBAUD 寄存器的波特率控制(与 WFIFO 和/或 NBRFIFO 一起使用时)
或按软件或 μ μDMA 的访问速率进行访问。 此类使用的示例包括：

–通过将20个引脚配置为输入、并配置、在固定时间周期读取20个传感器
将 EPIBAUD 寄存器的 COUNT0位域写入某个分频器、然后进行非阻塞式读操作。
–实施具有固定频率的极宽组合 PWM/PCM、用于驱动传动器、LED、
等等
■通用自定义接口、具有任意速度。
该配置允许选择输出时钟(自由运行或门控)、组帧信号(使用
帧大小)、就绪输入(用于扩展事务)、地址(具有不同大小)和数据(具有不同大小)
尺寸)。 此外、还为数据阶段和地址阶段的分离做出了规定。
该接口具有以下可选功能：
μ■EPI 时钟输出的使用由 EPIGPCFG 寄存器的 CLKPIN 位控制。 无时钟
用途包括通用 I/O 和异步接口(可选择使用 RD 和 WR)
频闪灯)。 时钟接口可实现更高的速度、并且更容易连接到 FPGA
和 CPLD (通常包括输入时钟)。
μ■EPI 时钟信号、若使用、可根据 EPIGPCFG 寄存器的 CLKGATE 位自由运行或选通
寄存器。 自由运行的 EPI 时钟需要另一种方法来确定数据何时处于活动状态、
例如 FRAME 引脚或 RD/WR 选通信号。 门控时钟方法使用中的设置时间模型
EPI 时钟控制着传输的开始和停止时间。 门控时钟为
保持高电平、直到新事务开始、并在周期结束时变为高电平
RD/WR/FRAME 和地址(以及写入时的数据)被发出。

[引用用户="John Smith2"]在某些模式下，EPIOS 总线的某些线路是否具有特定功能？[/quot]

是的。 如前所述、EPI 可配置为不同的模式：SDRAM、主机总线模式和通用模式。 对于不同的模式、不同的 EPI 线路可以具有不同的功能。 例如、在 SDRAM 模式下、EPI0S30线用于 CKE (时钟使能)、而在主机模式下、同样的线用于 CSn (片选)、而在通用模式下、EPI0S30用作帧信号。 这取决于您选择的模式。