This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LC4357:为什么 SPI 时钟相位(CPHA)偏离 TMS570的行业标准?

Guru**** 2614265 points
Other Parts Discussed in Thread: TMS570LC4357

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/773993/tms570lc4357-why-does-the-spi-clock-phase-cpha-depart-from-industry-standard-on-the-tms570

器件型号:TMS570LC4357

在这里发布、希望它能帮助其他人。 花了几天时间尝试弄清为什么 SPI 时钟极性0和相位0 (我将其称为模式0)不能按预期工作。

下面是大多数人期望模式0 (CPOL=0、CPHA=0)看起来像的一个示例、来自 TI CC26x0 TRM:

在此时序图中、SSIn_Rx 可能更适合称为 MISO、而 SSIn_Tx 则称为 MOSI。

TMS570 SPI 实现(mibSPI)似乎对0相应该是什么有一个奇怪的想法。 以下是与 TMS570LC4357相同的图:

显然、这在与"标准"模式0 SPI 外设通信时不会非常可靠地工作。 您可能需要将相位更改为1:

希望这能帮助别人!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好、Zach、
    TMS570LC4357的 SPI 时钟模式在器件 TRM ( www.ti.com/.../spnu563a.pdf )的第28.2.6.2章中进行了介绍。
    用户应参考此文档以了解要使用的适当时钟模式、同时考虑将被连接的器件的外设时钟图。

    此致、
    米罗