[参考译文] RM46L852：UART 容差

admin

Other Parts Discussed in Thread: HALCOGEN

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：RM46L852
主题中讨论的其他器件：HALCOGEN

我有一个简短的问题。

我想通过1.000.000波特率与伺服电机通信。

在阅读电机文档时、可以看到它以1.000.000波特率进行通信、容差为0%。

将 SCI2配置为1.000.000波特、得到982143。

UART 的容差为3%。

这是否意味着即使我的电机以1.000.000波特进行通信、如果我使用982143波特、也不会出现通信问题、信息丢失和类似问题？

谢谢、

David

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：
SCI 波特率由 VCLK1生成。您可以将适当的频率设置为 VCLK1及其预分频器、以实现0%容差。我用80MHz VCLK1来检查这个、然后波特率被设定为1000 000时没有容差。

此致、
米罗

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的回答、Miro！

您能不能再告诉我、什么是 VCLK1、我可以在哪里配置它？

谢谢、
David

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！
VCLK 是器件的外设时钟。 VCLK1是 SCI 的时钟源。可以使用 HALCoGen 设置所有时钟。

此致、
米罗

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

当我进入 GCM 并将1.75置于 VCLK1时钟分频器下时、我最终会在 system.c 和 sys_selftest.c 中出现错误
除非我输入1.75、否则我无法获得1.000.000波特率。

如何解决此问题？

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

下面是波特率的计算方法：

例如、如果波特率需要1000 000、可以通过将 VCLK 设置为80MHz 并将波特率 (BRS 寄存器)设置为4来实现这一点。

可以使用 PLL1设置将 VCLK 设置为80MHz。例如：时钟分频器4、乘法器160、输出分频器2、PLL1分频器2。

希望这对您有所帮助。

最好的爬梯

米罗

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的详细回答、Miro！

我只尝试在 GCM 中更改 VCLK 的分频器、无法获得结果。我不知道我可以在 PLL1选项卡中解决它、直到您注意到。

再次感谢！

基于 Arm 的微控制器（参考译文帖）(Read Only)