您好！
根据 设计指南配置 GPIO 电阻分压器以下 VBUS 值 使 输入 高 电平逻辑电平小于 VDD*0.65 ( 对于5V 信号)。 分压器中心点的实际电压 约为1.90v、具有强大的5V 峰值驱动信号。 QEI 使用 PL1、2、3配置 WPU、与 STD 配置引脚没有区别。 电位计规则建议 输入 端(+4.975V)为6.8k 系列10k 接地、 GPIO 引脚( +2.4875v)的预期逻辑高电平值。 为什么 PL 输入 的电压比电位计规则 预测的低得多？ 是否有更好的方法来配置输入、或者 传感器输出信号 是否为具有10k 上拉电阻的 OD、并以未记录的方式影响 GPIO？
什么是更好的分压器值、因为电位计规则值 还会为 方波输入信号 PHA、PHB、Index 产生不正确的逻辑电压？
设计指南： 5.6KΩ Ω+/- 5%与10kΩ Ω+/- 5%电阻器串联、应作为连接器上 VBUS 与接地之间的分压器进行连接。 该电路将 GPIO 引脚上的5V VBUS 值降至3.2V。
