请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TM4C1231H6PZ 客户问题：
我有一个有关我们打算用于内部使用评估板的 TM4C1231H6PZ 的问题。 (这是为了测试内部开发的 ASIC)。
ASIC 将具有 SPI 接口、但由于其设计方式、SPI 时钟也运行一些内部逻辑。 因此、SPI 时钟必须是连续且稳定的。
Tiva C 是否有可能生成一个连续 SPI 时钟并在其上面执行事务？ 数据表上的所有时序图似乎都指示了事务之间时钟的间隙。 此外、15.3.4指示"当 SSI 空闲时、串行时钟保持未激活"。 我们是否能够通过连续馈送 FIFO 来解决它？
如果无法实现连续时钟、我们可能需要在电路板上放置某种 PLD。
