This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C1290NCZAD:EPI 时序问题:EPI 读使能信号延迟

Guru**** 1839620 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/583756/tm4c1290nczad-epi-timing-issue-epi-read-enable-signal-delay

器件型号:TM4C1290NCZAD

您好!

我的客户正在使用 EPI Hostbus 16位模式。 当它们写入时、CS 信号和 WRn 信号同时下降。 但是   、当它们读取时、 RDN 信号在一个周期 CS 下降后下降。 这是正常的吗? 我要做些什么来确保没有延迟?

下面是用于 设置 EPI 的代码:

   EPImodeSet (EPI0_BASE、EPI_MODE_HB16);

 

   EPIDividerSet (EPI0_BASE、0x1);

 

   EPIConfigHB16CSSet (EPI0_BASE,0)( EPI_HB16_MODE_ADMUX            |

                                       EPI_HB16_CSCFG_ALE_SINGLE_CS   |

//                                       EPI_HB16_CSCFG_ALE_Quad_CS             |

                                       EPI_HB16_BURST_交通         |

                                       EPI_HB16_WRWAIT_3              |

                                       EP_HB16_RDWAIT_3              |

//                                       EPI_HB16_MODE_FIFO             |

                                       EPI_HB16_WORD_ACCESS           |

//                                       EPI_HB16_CSCFG_ALE_DUAL_CS     |

                                       EPI_HB16_CSBAUD                |

                                       EPI_HB16_CLOCK _GATE _IDLE       |

                                       EPI_HB16_BSEL));

这些是用于写入 和 读取的时序图

写入(WRn -黄色、CS -绿色)

读取(RDN -黄色、CS -绿色)

此致、

TED  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用 user="Ted Hh"] CS 信号在一个周期 CS 下降后下降。

    您(可能)意味着"RD 信号在一个周期 CS 下降后下降。"

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的。 这是我的错。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我的兴趣是澄清-在您和论坛代理之间节省了额外的"后退"。

    现在-公司/我不使用4C129 MCU -但是(长)已将外部存储器连接到宽 MCU 总线。 根据我的经验、" WR 和 RD"选通脉冲必须(完全)与"CS"的活动时隙配合使用。 我其实更喜欢“RD”选通的外观,而不是“WR”选通的外观,因为“WR”选通脉冲对“CS”的出现提供最小的裕度。 (即、我的组更希望看到这样的关键频闪灯信号在 CS 时隙中更"居中"。)

    在这种情况下-我认为您的第一个(最关键)义务满足外部存储器芯片的信号时序规格。   同样、根据我们的经验、任何"同步"信号链路(可能)都会违反外部器件的"设置"时间(在您的情况下)。

    您可能会也可能无法对来自 MCU 的这些选通信号的"时隙外观"进行一些"微调"。  您的(假设的)外部存储器件不太可能适应此类调整-迫使您选择一个外部存储器总线器件-它与 MCU (选通)时隙规范很好地匹配...